VHDL을 이용한 테스트 알고리즘의 BIST 회로 설계

배성환; 신상근; 김대익; 이창기; 전병실

추천

검색

자료유형: 학술저널

저자정보: 배성환 (한려대학교 정보통신학과) 신상근 (전주기능대학 전기기술학과) 김대익 (전북대학교 전기전자회로합성연구소) 이창기 (서남대학교 전산정보학과) 전병실 (전북대학교 전기전자제어공학부)

저널정보: 한국음향학회 한국음향학회지 한국음향학회지 제18권 제1호

발행연도: 1999.1

수록면: 67 - 71 (5page)

이용수

📌

연구주제

📖

연구배경

🔬

연구방법

🏆

연구결과

이 논문의 연구 히스토리 (3)

1999

VHDL을 이용한 테스트 알고리즘의 BIST 회로 설계

배성환 , 신상근 , 김대익 외 2명 한국음향학회지 1999.01 학술저널

1996

메모리의 고장과 결함 검출 가능한 BIST 회로의 설계

배성환 , 김관웅 , 이옥재 외 2명 대한전자공학회 학술대회 1996.11 학술대회자료

메모리의 고장과 결함 검출 가능한 BIST 회로의 설계 ( A Design of Fault and Defectable BIST Circuit for Memories )

배성환 , 김관웅 , 이옥재 외 2명 대한전자공학회 학술대회 1996.11 학술대회자료

이 논문의 후속연구가 궁금하신가요?
연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
이 논문의 연구 히스토리 확인하기

초록· 키워드

오류제보하기

본 논문에서는 회로의 테스트 시간과 비용을 절감할 수 있는 BIST(Built-In Self Test)기법을 이용하여 메모리 테스트 알고리즘을 칩내에서 수행하는 회로를 설계하였다. 메모리 테스트에 사용되는 MSCAN, Marching, Checkerboard알고리즘을 수행하는 회로를 구현하기 위해 BIST회로에서 요구되는 구조를 파악하고 VHDL을 이용하여 각 블록별로 기술하였다. 그리고 CAD tool을 이용하여 각 블록에 대한 동작을 검증하고 회로합성기로써 각 알고리즘에 대한 BIST 회로를 추출하였다. 추출된 회로는 전체 메모리에 대해 무시할 정도의 오버헤드를 갖는다.

참고문헌 (0)

참고문헌 신청

참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!