메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
노석순 (성균관대학교) 권기원 (성균관대학교) 김소영 (성균관대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제50권 4호
발행연도
2013.4
수록면
35 - 42 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

2014

3D device simulator를 사용한 공정과 layout에 따른 FinFET 아날로그 특성 연구
노석순 전자전기컴퓨터공 2014.01 학위논문

2013

3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구
노석순 ,  권기원 ,  김소영 전자공학회논문지 2013.04 학술저널

초록· 키워드

오류제보하기
본 논문에서는 3차원 소자 시뮬레이터인 Sentaurus를 사용하여, spacer 및 selective epitaxial growth (SEG) 구조 등 공정적 요소를 고려한 22 nm 급 FinFET 구조에서 레이아웃에 따른 DC 및 AC 특성을 추출하여 아날로그 성능을 평가하고 개선 방법을 제안한다. Fin이 1개인 FinFET에서 spacer 및 SEG 구조를 고려할 경우 구동전류는 증가하지만 아날로그 성능지표인 unity gain frequency는 total gate capacitance가 dominant하게 영향을 주기 때문에 동작 전압 영역에서 약 19.4 % 저하되는 것을 알 수 있었다. 구동전류가 큰 소자인 multi-fin FinFET에서 공정적 요소를 고려하지 않을 경우, 1-finger 구조를 2-finger 로 바꾸면 아날로그 성능이 약 10 % 정도 개선되는 것으로 보이나, 공정적 요소를 고려 할 경우 multi-finger 구조의 게이트 연결방식을 최적화 및 gate 구조를 최적화 해야만 이상적인 아날로그 성능을 얻을 수 있다.
#FinFET #finger #3-stage ring oscillator #unity gain frequency

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 공정 요소를 고려한 single fin (1-fin) FinFET 구조 분석
Ⅲ. 표준 구조와 공정 요소를 고려한 1-finger & 2-finger FinFET 구조 분석
Ⅳ. Gate 구조에 따른 FinFET 특성 분석
Ⅴ. 결론
참고문헌

참고문헌 (14)

참고문헌 신청
1. [기타자료] - / 2011 / The International Technology Roadmap for Semiconductors(ITRS) google schola 2. [학술대회논문] - K. W. Lee / 2012 / Comparative study of analog performance of multiple fin tri-gate FinFETs / International Conference on Electronics, Information and Communication google schola 3. [학술지(정기간행물)] - W. Yang / 2005 / On the feasibility of nanoscale triple gate CMOS transistors / IEEE Trans. Electron Devices 52 (6) : 1159 ~ 1164 google schola 5. [학술지(정기간행물)] - J. Kedzierski / 2004 / Fabrication of metal-gated FinFETs through complete gate silicidation with Ni / IEEE Trans. Electron Devices 51 (12) : 2115 ~ 2120 google schola 6. [학술지(정기간행물)] - L. Wei / 2011 / Parasitic Capacitance : Analytical Models and Impact on Circuit-Level Performance / IEEE Trans. Electron Devices 58 (5) : 1361 ~ 1370 google schola

이 논문의 저자 정보

이 논문과 함께 이용한 논문

3차원적 전류 흐름을 고려한 FinFET의 기생 Source/Drain 저항 모델링
안태윤 ,  권기원 ,  김소영 전자공학회논문지 2013 .10
3D Device Simulator를 이용한 22nm Multi-fin FinFET 구조 분석
노석순 ,  최성식 ,  곽상근 외 1명 대한전자공학회 학술대회 2012 .06
FinFET의 Gate 저항 분석 및 모델링
이순철 ,  김소영 대한전자공학회 학술대회 2013 .11
FinFET 소자의 Fin의 형태 변화에 따른 전기적 특성
이유민 ,  김태환 한국진공학회 학술발표회초록집 2013 .02
FinFET 게이트 저항 압축 모델 개발 및 최적화
이순철 ,  권기원 ,  김소영 전자공학회논문지 2014 .08

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-560-003604055