지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2013.10
- 수록면
- 2,387 - 2,394 (8page)
이용수
초록· 키워드
오류제보하기
이 논문에서는 스퍼의 크기를 줄이기 위해 전압제어발진기(VCO)의 주기마다 전하가 전달되는 새로운 루프필터의 구조를 제안하였다. 일반적인 위상고정루프의 루프필터는 저항과 커패시터를 포함하고 있다. 제안한 루프필터는 커패시터와 스위치만으로도 안정적으로 동작한다. 회로는 1.8V 0.18μm CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하였고 회로의 동작을 검증하였다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 제안된 위상고정루프 설계
Ⅲ. 회로 설계
Ⅳ. 시뮬레이션 결과
Ⅴ. 결론
REFERENCES
참고문헌 (8)
참고문헌 신청
1. [학술지(정기간행물)] - Floyd M. Gardner / 1980 / Charge-Pump Phase-Lock Loop / IEEE J. Tran, on Communications COM-28 (11) : 1849 ~ 1858
2. [학술지(정기간행물)] - S. J. Yun / 2011 / Differentially-tuned low-spur PLL using 65nm CMOS process / Electronics Letters 47 (6) : 369 ~ 371
3. [학술지(정기간행물)] - M. M. Elsayed / 2013 / A spur-frequency-boosting PLL with a 074dBc reference-spur suppression in 90nm digital CMOS / IEEE J. Solid-State Circuits 48 (9) : 2104 ~ 2117
4. [학술지(정기간행물)] - T. C. Lee / 2003 / A stabilization technique for phase-locked frequency synthesizers / IEEE J. Solid-State Circuits 38 (6) : 888 ~ 894
5. [학술지(정기간행물)] - A Maxim / 2001 / A low-jitter 125-1250-MHz processindependent and ripple-poleless 0.18-um CMOS PLL based on a sample-reset loop filter / IEEE J. Solid-State Circuit 36 (11) : 1673 ~ 1683
2. [학술지(정기간행물)] - S. J. Yun / 2011 / Differentially-tuned low-spur PLL using 65nm CMOS process / Electronics Letters 47 (6) : 369 ~ 371
3. [학술지(정기간행물)] - M. M. Elsayed / 2013 / A spur-frequency-boosting PLL with a 074dBc reference-spur suppression in 90nm digital CMOS / IEEE J. Solid-State Circuits 48 (9) : 2104 ~ 2117
4. [학술지(정기간행물)] - T. C. Lee / 2003 / A stabilization technique for phase-locked frequency synthesizers / IEEE J. Solid-State Circuits 38 (6) : 888 ~ 894
5. [학술지(정기간행물)] - A Maxim / 2001 / A low-jitter 125-1250-MHz processindependent and ripple-poleless 0.18-um CMOS PLL based on a sample-reset loop filter / IEEE J. Solid-State Circuit 36 (11) : 1673 ~ 1683
이 논문의 저자 정보
이 논문과 함께 이용한 논문
UHF FRS 대역 CMOS PLL 주파수 합성기 설계
이정진
,
김영식
한국전자파학회논문지
2017
.12
시정수 비교기를 이용한 작은 크기의 위상고정루프
고기영
,
최영식
한국정보통신학회논문지
2017
.11
이산 루프필터를 이용한 시그마-델타 변조기 Fractional-N 위상고정루프
고기영
,
최혁환
한국정보기술학회논문지
2017
.11
1-step 버니어타입 TDC와 BBPFD를 이용한 0.7 – 1.2 GHz 영역대에서의 Fractional ADPLL 설계
오상응
,
여장치
,
사의제
외 1명
대한전자공학회 학술대회
2017
.06
A Digital DLL with 4-Cycle Lock Time and 1/4 NAND-Delay Accuracy
Sung-Yong Kim
,
Xuefan Jin
,
Jung-Hoon Chun
외 1명
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016
.08
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-550-002756889