지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2014.11
- 수록면
- 7 - 12 (6page)
- DOI
- 10.14801/kitr.2014.12.11.7
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 sub-threshold에서 MOS 트랜지스터의 동작 원리를 이용한 초 저전력 내장형 양방향 포트 SRAM 셀을 제안한다. 고 성능이 아닌, 초 저 전력 소모만 필요한 분야의 회로가 있다. 초 저전력 소모의 한 방법이 회로를 문턱전압 이하에서 동작시키는 것이다. 그러나 이 방법은 누설전류로 인한 성능저하가 심각한 문제이다. 제안한 회로는 문턱전압 이하에서 트랜지스터가 동작하도록 설계하여 초 저전력 동작 특성을 갖는다. 설계한 회로는 누설전류를 감소시키기 위해 ‘읽기’동작과 ‘쓰기’동작의 경로를 분리, 설계하여 subthreshold에서 안정적인 동작을 가능하게 했다. 이 회로는 0.18um 표준 CMOS 공정을 이용하여 설계하였으며, 0.4V 공급전원과 2MHz의 동작주파수에서 78.9nW 전력소모 특성을 보였으며, 이를 HSPICE를 통하여 검증하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. Sub-threshold 동작
Ⅲ. Sub-threshold에서 양방향 포트 SRAM 셀 동작
Ⅳ. 제안하는 sub-threshold 양방향 포트 SRAM 셀
Ⅴ. 시뮬레이션 결과 및 비교표
Ⅵ. 결론
References
참고문헌 (8)
참고문헌 신청
1. [학술지(정기간행물)] - A. Wang / 2014 / An Ultra-Low Energy Subthreshold SRAM Bitcell for Energy Constrained Biomedical Applications / iJournal of Low Power Electronics and Applications : 119 ~ 137
2. [학술지(정기간행물)] - N. Kim / 2004 / Circuit and micro- architectural techniques for reducing cache leakage power / IEEE Trans. VLSI syst 12 (2) : 167 ~ 184
3. [학술지(정기간행물)] - B. H. Calhoun / 2007 / A 256-kb 65-nm Sub-threshold SRAM Design for Ultra-Low-Voltage Operation / IEEE Journal of Solid-state Circuits 42 (3) : 680 ~ 688
4. [학술대회논문] - Chamdrablam Kushwah / 2012 / Ultra-Low power Sub-threshold SRAM Cell Design to Improve Read Static Noise Margin / in Symp. VDAT : 139 ~ 146
5. [학술대회논문] - Abhijit Sil / 2012 / Highly Stable, Dual-port, Sub-threshold 7T SRAM Cell for Ultra-low Power Application / IEEE 10th International, NEWCAS : 493 ~ 496
2. [학술지(정기간행물)] - N. Kim / 2004 / Circuit and micro- architectural techniques for reducing cache leakage power / IEEE Trans. VLSI syst 12 (2) : 167 ~ 184
3. [학술지(정기간행물)] - B. H. Calhoun / 2007 / A 256-kb 65-nm Sub-threshold SRAM Design for Ultra-Low-Voltage Operation / IEEE Journal of Solid-state Circuits 42 (3) : 680 ~ 688
4. [학술대회논문] - Chamdrablam Kushwah / 2012 / Ultra-Low power Sub-threshold SRAM Cell Design to Improve Read Static Noise Margin / in Symp. VDAT : 139 ~ 146
5. [학술대회논문] - Abhijit Sil / 2012 / Highly Stable, Dual-port, Sub-threshold 7T SRAM Cell for Ultra-low Power Application / IEEE 10th International, NEWCAS : 493 ~ 496
이 논문의 저자 정보
이 논문과 함께 이용한 논문
저 전력 회로에 적합한 고 성능 이중 에지 트리거 플립플롭 설계
추광범
,
김정범
한국정보기술학회논문지
2014
.06
공핍 모드 InGaZnO 박막 트랜지스터를 이용한 저소비전력 스캔 구동 회로
이진우
,
권오경
전자공학회논문지-SD
2012
.02
Sub-Threshold 회로를 이용한 초 저 전력 32-비트 파이프라인 MAC(multiplication-and-accumulation) 회로 설계
이성태
,
김정범
한국정보기술학회논문지
2011
.07
모바일 내장형 시스템을 위한 듀얼-포트SDRAM의 성능 평가 및 최적화
양희석
,
김성찬
,
박해우
외 2명
정보과학회논문지 : 컴퓨팅의 실제 및 레터
2008
.07
FPGA를 이용한 영상 분할 시스템 구현
김대봉
,
김대성
,
김선종
Proceedings of KIIT Conference
2008
.05
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2015-560-002900194