지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 김정범
- 발행연도
- 2014
- 저작권
- 강원대학교 논문은 저작권에 의해 보호받습니다.
이용수0
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
최근 휴대장비의 크기가 줄어들고 있음에 따라 애플리케이션의 에너지에 관한 통제도 엄격해지고 있다. 제한된 크기에 다양한 기능을 요구하는 수요는 늘어나고 있으므로 집적회로에 대한 저 전력 구동연구가 활발히 진행되고 있다. 또한 인체 내부에서 동작하는 초 고밀도 칩을 설계함에 있어서도 저 전력 회로가 필수적이다. 본 논문은 Sub-threshold 영역에서의 MOS 트랜지스터가 동작하는 원리를 이용한 저 전력 내장형 양방향 포트 SRAM을 제안한다. 제안한 회로는 문턱 전압아래에서 트랜지스터가 동작하도록 설계하였으며 기존 단방향 포트 SRAM보다 두 배의 향상된 속도를 가지면서 저 전력 회로 구동이 가능하다. 구조로서는 Sub-threshold 영역에서 동작하기위한 양방향 포트 SRAM의 Cell을 가지며, Cell은 Leakage를 감소하기 위한 구조를 수반한다. 제안한 회로는 0.18um CMOS 공정을 이용하여 설계하였으며, HSPICE 모의실험을 통하여 검증하였다.
목차
I.서 론 1II.Sub-threshold 동작 2III.Sub-threshold에서 SRAM bitcell 동작 41. Sub-threshold에서 6-transistor Cell 동작 42. Sub-threshold에서 7-transistor Cell 동작 63. 양방향 포트를 위한 16-transistor Cell 7IV.양방향 포트 SRAM의 구조 121. Cell 배열 122. 디코더 회로 133. 컨트롤 회로 151) Read Sense Amplifier 152) Write Driver 174. 전체 회로도 18Ⅴ. 배치 설계 20Ⅵ. 시뮬레이션 결과 26Ⅶ. 결론 27참 고 문 헌 28영 문 요 약 30
최근 본 자료
댓글(0)
0