1차원 Bit-serial 시스톨릭 WLD 프로세서의 설계에 관한 연구

김윤제 ,  김용성 ,  김은원 외 1명

대한전자공학회 학술대회

1990 .11

WLD 알고리즘을 위한 BIT-SERIAL 시스톨릭 어레이의 설계에 관한 연구 ( A Study on Design of Bit-Serial Systolic Array for WLD Algorithm )

김윤제 ,  이승주 ,  조원경

한국통신학회 학술대회논문집

1990 .01

WLD 알고리즘을 위한 BIT-SERIAL 시스톨릭 어레이의 설계에 관한 연구

김윤제 ,  이승주 ,  조원경

한국통신학회 학술대회논문집

1990 .08

병렬성을 갖는 WLD 알고리듬을 이용한 온라인 필기체 한글 , 영문자 및 숫자 패턴인식 ( A Study on the On-Line Handwritten Hangeul & Alphanumeric Pattern Recognition Using WLD with Parallelism )

김은원 ,  조원경

전자공학회논문지-B

1991 .10

Study of Microprocessors : 2-bit Microcomputer and Bit-Serial Data-Flow Processor

Tomoaki Ando ,  Cong Kha Pham ,  Katsufusa Shono

대한전자공학회 세미나

1990 .01

A Serial Input/Output Circuit with 8 bit and 16 bit Selection Modes

Yil Suk Yang ,  Jongdae Kim ,  Tae Moon Roh 외 6명

[ETRI] ETRI Journal

2002 .12

Bit-Level 시스토릭 구조를 갖는 FFT 프로세서의 설계 ( The Design of FFT Processor with Bit-Level Systolic Architecture )

이준철 ,  박일남 ,  이현수

대한전자공학회 학술대회

1987 .01

SYSTOLIC ARRAY를 이용한 TWO`S COMPLEMENT BIT-SERIAL FIR 필터의 구현 ( IMPLEMENTATION OF TWO`S COMPLEMENT BIT-SERIAL FIR FILTER WITH SYSTOLIC ARCHITECTURE )

엄두섭 ,  김상훈 ,  박노경 외 3명

대한전자공학회 학술대회

1988 .01

Bit-level Systolic Array for Convolution with Multiplexer-based Bit-serial Multiplier

Jae-Jin Lee ,  Chan-Gun Jeong ,  Gi-Yong Song

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

1차원 시스톨릭 어레이 프로세서를 이용한 고속 곡선 발생기에 관한 연구 ( A Study on the High Speed Curve Generator Using 1 - Dimensional Systolic Array Processor )

김용성 ,  조원경

전자공학회논문지-B

1994 .05

비트 수준 슈퍼 시스톨릭 어레이의 설계

이재진 ,  송기용

전자공학회논문지-SD

2005 .12

새로운 Bit-serial 방식의 곱셈기 및 나눗셈기 아키텍쳐 설계 ( Design of a New Bit-serial Multiplier / Divider Architecture )

옹수환 ,  선우명훈

전자공학회논문지-C

1999 .03

2차원 콘블루션 ( Convolution )을 위한 새로운 시스톨릭 ( Systolic ) 알고리즘 ( A New Systolic Algorithm for 2-Dimensional Convolution )

강태홍 ,  이철희 ,  유근호

대한전자공학회 학술대회

1986 .01

비트 레벨 일차원 시스톨릭 모듈러 승산 ( Bit - level 1 - Dimensional Systolic Modular Multiplication )

최성욱 ,  우종호

전자공학회논문지-B

1996 .09

선형 디지털 필터의 시스톨릭 구조 설계 ( Design of Systolic Architectures for Linear Digital Filter )

한준탁 ,  임상현 ,  김재석 외 6명

대한전자공학회 학술대회

1993 .11

MWLD 알고리듬을 이용한 문자열정합 1차원 Bit-Serial 어레이 프로세서의 설계 ( A Study on 1-D Bit-Serial Array Processor Design for Code-String Matching Using a MWLD Algorithm )

박종진 ,  김은원 ,  조원경

전자공학회논문지-B

1992 .02

ORLS 추정 알고리즘을 위한 1차원 시스톨릭 배열의 구현

조민수 ,  장의덕 ,  전문석 외 1명

한국정보과학회 학술발표논문집

1992 .10

행렬 · 벡터 연산용 1-차원 시스톨릭 어레이 프로세서를 이용한 그래픽 가속기의 설계 ( Design of a Graphic Accelerator using 1-Dimensional Systolic Array Processor for Matrix · Vector Opertion )

김용성 ,  조원경

전자공학회논문지-B

1993 .01

Improved Scheduling Method for Automatic Synthesis of Bit-Serial Circuits

Jin Yul Kim ,  Yun Seok Cho ,  Hwang Soo Lee

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1990 .01

Low Power Lattice Wave Digital Bit-Serial Filters

Pontus Ast ,  om ,  Pete 외 3명

ICVC : International Conference on VLSI and CAD

1997 .01