루프인식 속도를 개선한 CMOS 위상고정루프 (PLL)의 설계

최동명 ,  정민수 ,  김수원

대한전자공학회 학술대회

1994 .11

위상 고정 루프 (Phase Locked Loop)의 모델링

윤정민 ,  정덕균

대한전자공학회 학술대회

2018 .06

지연고정루프를 이용한 1㎲ 아래의 위상고정시간을 가지는 Integer-N 방식의 위상고정루프 설계

최혁환 ,  권태하

한국정보통신학회논문지

2009 .11

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작

이덕민 ,  정민수 ,  김보은 외 2명

대한전자공학회 학술대회

1995 .12

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작 ( A 300MHz CMOS Phase-Locked Loop with Improved Pull-in Process )

이덕민 ,  정민수 ,  김보은 외 2명

전자공학회논문지-A

1996 .10

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작 ( A 300MHz CMOS Phase-Locked Loop with Improved Pull-in Process )

이덕민 ,  정민수 ,  김보은 외 2명

대한전자공학회 학술대회

1995 .11

아날로그 부대역 선택 루프를 이용한 위상 고정 루프

이상기 ,  최영식

전자공학회논문지-SD

2012 .08

A Fast Locking Dual-Loop PLL with Adaptive Bandwidth Scheme

송윤귀 ,  최영식

전자공학회논문지-SD

2008 .05

낮은 잡음 특성을 가지기 위해 이중 루프의 구조를 가지는 위상고정루프 구현

최영식 ,  안성진

한국정보통신학회논문지

2016 .04

다중 전하펌프를 이용한 고속 위상고정루프

송윤귀 ,  최영식 ,  류지구

전자공학회논문지-SD

2009 .02

0.35㎛ CMOS 공정을 이용한 새로운 위상고정 시간이 빠른 위상고정루프

김훈 ,  박종하 ,  김희준

대한전자공학회 학술대회

2007 .11

디지털 위상고정루프의 설계 및 성능분석

김태연 ,  김성철

한국통신학회 학술대회논문집

2003 .07

디지털 필터를 이용한 위상고정루프용 고정 검출기

이정 ,  김철우

대한전자공학회 학술대회

2012 .11

51 - 위상 출력 클록을 가지는 CMOS 위상 고정 루프

이필호 ,  장영찬

한국정보통신학회논문지

2014 .02

고속 저전압 위상 동기 루프(PLL) 설계

황인호 ,  조상복

정보 및 제어 논문집

2007 .04

A Continuous Fine-Tuning Phase Locked Loop with Additional Negative Feedback Loop

Young-Shig Choi

한국정보통신학회논문지

2016 .04

저항 및 커패시턴스 스케일링 구조를 이용한 위상고정루프

송윤귀 ,  최영식 ,  류지구

전자공학회논문지-SD

2009 .04

두 개의 입력을 가진 VCO를 이용하여 루프필터와 스퍼 크기를 줄인 위상고정루프

최영식 ,  문대현

한국정보통신학회논문지

2018 .08

새로운 듀얼 슬로프 위상 주파수 검출기를 이용한 위상고정 시간이 빠른 위상고정루프

박종하 ,  임정현 ,  김훈 외 1명

대한전자공학회 학술대회

2007 .07

새로운 듀얼 슬로프 위상 주파수 검출기를 이용한 위상고정 시간이 빠른 위상고정루프

박종하 ,  임정현 ,  김훈 외 1명

대한전자공학회 학술대회

2007 .07