루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작 ( A 300MHz CMOS Phase-Locked Loop with Improved Pull-in Process )

이덕민 ,  정민수 ,  김보은 외 2명

대한전자공학회 학술대회

1995 .11

루프인식 속도를 개선한 300MHz CMOS PLL의 설계 및 제작

이덕민 ,  정민수 ,  김보은 외 2명

대한전자공학회 학술대회

1995 .12

루프인식 속도를 개선한 CMOS 위상고정루프 ( PLL ) 의 설계 ( A Design of CMOS Phase-Locked Loop with Improved Lock-in Speed )

최동명 ,  정민수 ,  김수원

대한전자공학회 학술대회

1994 .11

루프인식 속도를 개선한 CMOS 위상고정루프 (PLL)의 설계

최동명 ,  정민수 ,  김수원

대한전자공학회 학술대회

1994 .11

50MHz~600MHz의 동작 주파수 범위를 갖는 CMOS Charge Pump PLL 설계

권덕기 ,  이재경 ,  이진영 외 2명

한국통신학회 학술대회논문집

2004 .07

10 to 250MHz of Lock Range 0.4um Triple-Well CMOS PLL

김영희 ,  박홍준

대한전자공학회 학술대회

1997 .01

900MHz CMOS 주파수 혼합기 설계 ( Design of 900MHz CMOS Mixer )

문귀현 ,  안성현 ,  김대익 외 1명

대한전자공학회 학술대회

1998 .01

380MHz CMOS 위상동기 루프 회로 설계에 관한 연구

송병근 ,  김영수 ,  최재홍 외 2명

대한전자공학회 학술대회

1996 .01

900MHz CMOS 저잡음 증폭기의 설계 ( Design of 900MHz CMOS Low Noise Amplifier )

윤상영 ,  윤헌일 ,  정용채 외 2명

한국전자파학회논문지

2000 .09

새로운 200 MHz CMOS 선형 트랜스컨덕터와 이를 이용한 20 MHz 일립틱 여파기의 설계 ( Design of a Novel 200 MHz CMOS Linear Transconductor and Its Applications to a 20 MHz Elliptic Filter )

박희종 ,  차형우 ,  정원섭

전자공학회논문지-SC

2001 .07

8-bit 10-MHz CMOS A/D 변환기

박창선 ,  손주호 ,  이준호 외 2명

대한전자공학회 학술대회

1999 .11

8-bit 10-MHz CMOS A/D 변환기

박창선 ,  손주호 ,  김동용

한국통신학회 학술대회논문집

2000 .07

10-bit 20-MHz CMOS A/D 변환기 ( A 10-bit 20-MHz CMOS A/D Converter )

최희철 ,  안길초 ,  이승훈 외 3명

전자공학회논문지-A

1996 .04

영상신호 처리용 70MHz 8비트 CMOS D / A 변환기 설계 ( Design of a 70MHz 8-Bit CMOS D / A Converter for Image Signal Processing )

김지현 ,  윤광섭

한국통신학회 학술대회논문집

1996 .01

A CMOS Multi-phase Delay-Locked Loop for storage media using a 0.18-㎛ CMOS Process

Hyungjoon Chi ,  Seunjun Bae ,  Hongjune Pa 외 4명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

12 비트 100 MHz CMOS 디지털/아날로그 변환기의 설계

이주상 ,  최일훈 ,  김규현 외 1명

대한전기학회 학술대회 논문집

2002 .11

3.3V-65MHz 12비트 CMOS 전류구동 D / A 변환기 설계 ( A 3.3V-65MHz 12-bit CMOS Current-mode DIGITAL TO ANALOG CONVERTER )

류기홍 ,  윤광섭

대한전자공학회 학술대회

1998 .07

A PLL Based Clock Generator With 100Mhz ~ 750Mhz of Lock Range for Microprocessors

Won Hyo Lee ,  Kang Min Chung ,  Sung Dae Lee

ICEIC : International Conference on Electronics, Informations and Communications

1998 .01

A PLL Based Clock Generator with 100Mhz ~ 750Mhz of Lock Range for microprocessors

Won-Hyo Lee ,  Kang-Min Chung ,  Sung-Dae Lee

ICEIC : International Conference on Electronics, Informations and Communications

1998 .08

고속 디지털 시스템을 위한 60MHz PLL의 설계 ( Design of 60 MHz PLL for high speed digital system )

김윤기 ,  이영희

대한전자공학회 학술대회

1995 .01