지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
1998
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
RB 연산과 Booth Recoding을 이용한 새로운 복소수 승산 알고리듬
대한전자공학회 학술대회
1997 .06
Radix-4 Booth Recoding과 RB 연산을 이용한 새로운 복소수 승산 알고리듬 및 10-bit CMAC 코어 설계 ( A New Complex-Number Multiplication Algorithm using Radix-4 Booth Recoding and RB Arithmetic , and a 10-bit CMAC Core Design )
전자공학회논문지-C
1998 .09
CSA를 이용한 Booth-recording적용 16x16-bit High-radix 승산기의 구현과 분석
한국정보기술응용학회 학술대회
2001 .01
Modular Multipliers Based on a Modified Booth Recoding Method with Signed-Digit Number Representation
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
RBS 분석기술
대한전자공학회 워크샵
1988 .01
Ubiquitous-Booth 설계 연구
한국정보통신설비학회 학술대회
2007 .01
RBS의 원리와 응용[Ⅱ] : RBS의 응용
한국표면공학회지
1990 .06
시뮬레이터를 이용한 음성출력에 관한 실험적 연구
한국자동차공학회 춘 추계 학술대회 논문집
2001 .05
저전력 디지털 신호처리 응용을 위한 작은 오차를 갖는 절사형 Booth 승산기 설계
한국정보통신학회논문지
2002 .04
Multibit Recoding 병렬 승산기의 최적설계를 위한 면적-시간성능분석 ( Area-Time Performance Analysis for Optimal Design of Multibit Recoding Parallel Multiplier )
한국통신학회 학술대회논문집
1994 .01
Multibit Recoding 병렬 승산기의 최적설계를 위한 면적-시간 성능 분석
한국통신학회 학술대회논문집
1994 .07
Lower Power Booth Multiplier
대한전자공학회 학술대회
1998 .01
저전력 설계를 위한 절단된 Booth 곱셈기 구조 ( A Truncated Booth Multiplier Architecture for Low Power Design )
전자공학회논문지-SD
2000 .09
수정된 Booth 알고리즘을 이용한 고속 직병렬 곱셈기의 설계
전기학회논문지
1996 .08
RB 복소수 필터를 이용한 적응 결정귀환 등화기 구조 및 칩셋 설계 ( An Adaptive Decision-Feedback Equalizer Architecture using RB Complex-Number Filter and chip-set design )
한국통신학회논문지
1999 .12
Radix-4 Modified Booth’s 알고리즘을 응용한 타원곡선 스칼라 곱셈
한국정보통신학회논문지
2004 .10
역 매표창구수 결정 모형에 관한 연구
한국철도학회 학술발표대회논문집
2008 .11
RBS의 원리와 그 응용(Ⅰ)
한국표면공학회지
1990 .03
LSI연산 프로세서용 승산 알고리즘 ( A Multiplication Algorithm for Large-Scale-Integrated Arithmetic Processors )
대한전자공학회 학술대회
1983 .01
4-비트 리코딩 기법을 이용한 64-b x 67-b 병렬 승산기 설계
대한전자공학회 학술대회
1994 .11
0