지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 1992.6
- 수록면
- 200 - 203 (4page)
이용수
이 논문의 연구 히스토리 (4)
1992
IEEE 부동 소수점 덧셈 / 뺄셈 연산에서 효율적인 반올림 알고리즘
이시화
,
이광찬
,
권오영
외 1명
한국정보과학회 학술발표논문집
1992.10
학술대회자료
부동 소수점 산술 연산부의 생성기 설계 ( The Design of the Generator for Binary Floating Point Arithmetic Unit )
이시화
,
이광찬
,
권오영
외 1명
대한전자공학회 학술대회
1992.07
학술대회자료
부동 소수점 산술 연산부의 생성기 설계
이시화
,
이광찬
,
권오영
외 1명
대한전자공학회 학술대회
1992.06
학술대회자료
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
ABSTRACT
1. 서론
2. 일반적인 부동 소수점 산술 연산부의 동작
3. 제안한 부동 소수점 산술 연산부의 설계
4. 부동 소수점 산술 연산부의 생성기 설계
5. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
부동 소수점 산술 연산부의 생성기 설계 ( The Design of the Generator for Binary Floating Point Arithmetic Unit )
대한전자공학회 학술대회
1992 .07
-
3D 그래픽 Geometry Engine을 위한 부동소수점 연산기의 설계
전자공학회논문지-SD
2005 .10
-
수퍼스칼라 마이크로프로세서용 부동 소수점 연산회로의 설계 ( A Design of Floating-Point Arithmetic Unit for Superscalar Microprocessor )
한국통신학회논문지
1996 .05
-
모바일 3D 그래픽 프로세서의 지오메트리 연산을 위한 부동 소수점 연산기 구현
대한전자공학회 학술대회
2005 .11
-
부동 소숫점 연산용 leading one detector 설계
한국통신학회 학술대회논문집
1990 .08
-
새로운 제산/제곱근기를 내장한 고성능 부동 소수점 유닛의 설계
전자공학회논문지-SD
2000 .12
-
IEEE 부동 소수점 덧셈 / 뺄셈 연산에서 효율적인 반올림 알고리즘
한국정보과학회 학술발표논문집
1992 .10
-
비선형 함수 연산을 위한 FPGA 기반의 부동 소수점 프로세서의 설계
대한전기학회 학술대회 논문집
2007 .10
-
32비트 벡터 부동 소수점 프로세서 설계 및 구현
한국통신학회 학술대회논문집
2007 .07
-
IEEE 754-1985 단정도 부동 소수점 연산용 나눗셈기 설계
대한전기학회 학술대회 논문집
2001 .11
-
IEEE 754-1985 단정도 부동 소수점 연산용 나눗셈기 설계
대한전기학회 학술대회 논문집
2001 .11
-
MPEG - 1 Audio Decoder의 고정소수점 구현에 관한 연구
한국정보과학회 학술발표논문집
2000 .10
-
Automatic Floating-Point to Fixed-Point Conversion for Speech Recognition in Embedded Device
대한전자공학회 학술대회
2007 .07
-
임베디드 디바이스에서 음성 인식 알고리듬 구현을 위한 부동 소수점 연산의 고정 소수점 연산 변환 기법
대한전자공학회 학술대회
2007 .07
-
An Asynchronous Floating-point Arithmetic Unit
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
고속 여분 부동 소수점 이진수의 제산/스퀘어-루트 설계 및 제작
대한전자공학회 학술대회
2001 .06
-
IEEE 반올림과 덧셈을 동시에 수행하는 부동 소수점 곱셈 연산기 설계 ( Design of the Floating Point Multiplier Performing IEEE Rounding and Addition in Parallel )
전자공학회논문지-C
1997 .11
-
IEEE 754 단정도 부동 소수점 연산용 곱셈기 설계
대한전기학회 학술대회 논문집
1999 .11
-
부동 소수점 DSP 프로세서의 테스트 용이 설계 ( Design-for-Testability of The Floating-Point DSP Processor )
한국통신학회논문지
2001 .05
-
Motor 구동용 32비트 마이크로 컨트롤러에 내장되는 IEEE 단정도 부동 소수점 연산기의 설계 및 시험
대한전자공학회 학술대회
1998 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0