지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Abstract
Ⅰ. 서론
Ⅱ. 기하학 처리 과정에 필요한 부동소수점 연산
Ⅲ. 부동소수점 연산기 설계
Ⅳ. 실험 결과 및 성능 측정
Ⅴ. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
3D 그래픽 Geometry Engine을 위한 부동소수점 연산기의 설계
한국통신학회 학술대회논문집
2005 .06
모바일 3D 그래픽 프로세서의 지오메트리 연산을 위한 부동 소수점 연산기 구현
대한전자공학회 학술대회
2005 .11
부동 소수점 산술 연산부의 생성기 설계
대한전자공학회 학술대회
1992 .06
부동 소수점 산술 연산부의 생성기 설계 ( The Design of the Generator for Binary Floating Point Arithmetic Unit )
대한전자공학회 학술대회
1992 .07
Floating-point unit의 설계
한국통신학회 학술대회논문집
1990 .05
Design of a Floating point Unit for 3D graphics Geometry Engine
대한전자공학회 학술대회
2005 .05
Design of a Floating point Unit for 3D graphics Geometry Engine
대한전자공학회 ISOCC
2005 .10
IEEE 754-1985 단정도 부동 소수점 연산용 나눗셈기 설계
대한전기학회 학술대회 논문집
2001 .11
IEEE 754-1985 단정도 부동 소수점 연산용 나눗셈기 설계
대한전기학회 학술대회 논문집
2001 .11
새로운 제산/제곱근기를 내장한 고성능 부동 소수점 유닛의 설계
전자공학회논문지-SD
2000 .12
IEEE 754 단정도 부동 소수점 연산용 곱셈기 설계
대한전기학회 학술대회 논문집
1999 .11
다중프로세서 칩용 부동소수점 연산기의 구조
대한전자공학회 학술대회
1997 .11
다중프로세서 칩용 부동소수점 연산기의 구조 ( Architecture Design of Floating-Point Unit for Multi-Processor Chip )
대한전자공학회 학술대회
1997 .11
Floating-Point Number Processor 설계 ( The Design of Floating-point Unit )
한국통신학회 학술대회논문집
1990 .01
IEEE 반올림과 덧셈을 동시에 수행하는 부동 소수점 곱셈 연산기 설계 ( Design of the Floating Point Multiplier Performing IEEE Rounding and Addition in Parallel )
전자공학회논문지-C
1997 .11
IEEE 부동 소수점 덧셈 / 뺄셈 연산에서 효율적인 반올림 알고리즘
한국정보과학회 학술발표논문집
1992 .10
수퍼스칼라 마이크로프로세서용 부동 소수점 연산회로의 설계 ( A Design of Floating-Point Arithmetic Unit for Superscalar Microprocessor )
한국통신학회논문지
1996 .05
비선형 함수 연산을 위한 FPGA 기반의 부동 소수점 프로세서의 설계
대한전기학회 학술대회 논문집
2007 .10
고속 Floating Point Unit 설계
전자공학회논문지-IE
2002 .06
고속 통신을 위한 Floating Point Unit 설계
한국멀티미디어학회 학술발표논문집
1999 .11
0