VLSI Design

경종민

대한전자공학회 단기강좌

1983 .01

SIMS: Circuit Interconnect Modeling Environment for VLSI Design

차건업 ,  정원영 ,  김용배 외 2명

대한전자공학회 학술대회

1994 .07

VLSI의 신뢰성 ( Reliability Issues in VLSI )

이귀로

대한전자공학회 학술대회

1987 .05

Time Domain Sensitivity of High-Speed VLSI Interconnects

Nelson Liu ,  Michel S. Nakhia ,  Qi Jun Zhang

ICVC : International Conference on VLSI and CAD

1993 .01

임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing )

박준 ,  이병양 ,  이인학 외 7명

대한전자공학회 학술대회

1993 .11

VLSI설계와 CAD기술개발

오길록

전자진흥

1985 .01

블록 효과 감소 알고리듬의 VLSI 회로 구현

김희정 ,  박성모 ,  최진호 외 1명

한국멀티미디어학회 학술발표논문집

2002 .11

VLSI 한계

김충기

대한전자공학회 단기강좌

1983 .01

VLSI 설계 자동화에 대한 연구

경종민

제어로봇시스템학회 국내학술대회 논문집

1986 .10

VLSI System CAD에 관한 硏究

朴鎭秀

한국통신학회논문지

1983 .04

고속 영상신호 처리를 위한 VLSI아키텍쳐

金炯坤

전기의세계

1985 .08

VLSI Design of HAS-160 Algorithm

Ju Dai Hyun ,  Byeong Yoon Choi

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

Time Domain Signal Reflection and Propagation Delay on VLSI Interconnect with Parasite Effect Modeling

Yung Seon Eo

KITE JOURNAL OF ELECTRONICS ENGINEERING

1996 .01

VLSI 자동설계기술 ( Design Automation for VLSI )

유영욱

대한전자공학회 학술대회

1987 .01

VLSI의 설계검증을 위한 계층적 회로 추출 알고리듬 ( Hierarchical Circuit Extract Algorithm for VLSI Design Verification )

임재윤 ,  임인칠

전자공학회논문지

1988 .08

A study on form of logical circuit for VLSI by B-tree

Song ,  Ho-jeong ,  Pa 외 6명

한국정보과학회 학술발표논문집

1995 .11

A Path-Delay Test Generator for Large VLSI Circuits

Bill Unde ,  wood ,  Sungho Kang 외 1명

ICVC : International Conference on VLSI and CAD

1993 .01

SIGNAL INTEGRITY FOR HIGH SPEED VLSI CIRCUITS

어영선

대한전자공학회 토론회

1995 .01

SIGNAL INTEGRITY FOR HIGH SPEED VLSI CIRCUITS

YUNGSEON EO

대한전자공학회 학술대회

1995 .07

고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구

李在薰 ,  羅鐘範

대한전자공학회 학술대회

1998 .06