지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 97 - 103 (7page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 시스템의 변경이 많고 적은 비용으로 고성능 데이터 처리가 요구되는 응용분야에서 시스템의 유연성, 가격, 크기 및 성능을 개선하기 위한 목적으로 알테라(Altera)의 Nios<SUP>®</SUP> II 임베디드 프로세서(embedded processor) 4개를 사용하여 주종(master-slave)과 공유메모리(shared memory) 구조를 가지는 병렬처리 시스템을 설계하고 구현하였다. 설계한 병렬처리 시스템은 Nios<SUP>®</SUP> II 32bit RISC 프로세서, SOPC<SUP>®</SUP> Builder, Quartus<SUP>®</SUP> II, ModelSim<SUP>®</SUP>으로 개발되었으며 설계한 병렬처리 시스템의 성능 평가는 Terasic<SUP>®</SUP>사의 DE2-70<SUP>®</SUP> 레퍼런스 보드(Cyclone<SUP>®</SUP> II(EP2C70F896C6N) FPGA)에서 검증하고 구현하였다. 설계한 병렬처리 시스템의 성능을 평가하기 위해서 1개, 2개, 4개의 프로세서로 512, 1,024, 2,048, 4,096, 8,192 N-point FFT(fast fourier transform) 연산을 수행하여 속도향상(Sp)과 시스템의 효율(Ep)을 평가하였다. 성능평가 결과 Sp는 1개의 프로세서를 사용한 경우에 비해서 2개의 프로세서를 사용한 경우 평균 1.8배, 4개의 프로세서를 사용한 경우에는 평균 2.4배의 속도향상을 보였다. 또한 Ep는 1개의 프로세서를 사용한 경우에는 1, 2개의 프로세서를 사용한 경우에는 평균 0.90, 4개의 프로세서를 사용한 경우에 평균 0.59를 보였다. 결과적으로 논문에서 구현된 병렬처리 시스템은 단일 프로세서를 사용하는 경우에 비해서 고성능 데이터 처리가 요구되는 분야에서 경제적인 시스템으로 구현할 수 있음을 보였다.
목차
등록된 정보가 없습니다.
참고문헌 (11)
참고문헌 신청
1. [학술대회논문] - P.C. Patton / 1985 / Multiprocessor Architecture and Applications / IEEE Computer
2. [학술대회논문] - Vasilii Zakharov / 1985 / Parallelism and Array Processing / IEEE Computer
3. [학술대회논문] - D.D.Gajski / 1985 / Essential Issue in Multiprocessor System / IEEE Computer
4. [단행본] - Vipin Kumar / 1994 / Introduction to Parallel Computing Design and Analysis of algorithm / The Benjamin/Cummings Publishing Company, Inc.
5. [단행본] - Angel L. Decegama / 1989 / The Technology of Parallel Processing / Prentice-Hall
2. [학술대회논문] - Vasilii Zakharov / 1985 / Parallelism and Array Processing / IEEE Computer
3. [학술대회논문] - D.D.Gajski / 1985 / Essential Issue in Multiprocessor System / IEEE Computer
4. [단행본] - Vipin Kumar / 1994 / Introduction to Parallel Computing Design and Analysis of algorithm / The Benjamin/Cummings Publishing Company, Inc.
5. [단행본] - Angel L. Decegama / 1989 / The Technology of Parallel Processing / Prentice-Hall
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
SoC FPGA 기반 실시간 객체 인식 및 추적 시스템 구현
대한임베디드공학회논문지
2015 .01
-
효율적인 멀티미디어데이터 처리를 위한 RISC Processor의 설계
대한전자공학회 학술대회
2003 .07
-
영상처리 제어기용 embedded RISC 코아 설계
대한전자공학회 학술대회
1997 .06
-
SOC Design, Case Example : ARM RISC - Based Design
대한전자공학회 기타 간행물
2001 .11
-
RISC 병렬처리를 위한 기억장치 관리부 설계 ( Design of Memory Management Unit for RISC Parallel Processing )
대한전자공학회 학술대회
1991 .11
-
다중 RISC 프로세서를 이용한 항공전자시스템컴퓨터 병렬처리기법 연구
한국항공우주학회지
2002 .10
-
RISC용 레지스터 화일의 설계
대한전자공학회 학술대회
1990 .11
-
RISC 프로세서 제어부의 설계 ( Design of A RISC-Processor`s Control Unit )
전자공학회논문지
1990 .07
-
SOC 설계를 위한 저전력 32-비트 RISC 프로세서의 재사용 가능한 설계
대한전자공학회 학술대회
2001 .06
-
A FPGA-based SoC Platform for FED Image Processing
대한전자공학회 ISOCC
2007 .10
-
16 비트 RISC 프로세서 설계 및 검증
대한전자공학회 학술대회
2008 .06
-
16 비트 RISC 프로세서 설계 및 검증
대한전자공학회 학술대회
2008 .06
-
OM_RISC 마이크로프로세서의 FPGA 구현
제어로봇시스템학회 합동학술대회 논문집
2004 .12
-
80386과 호환성이 있는 RISC형 마이크로 프로세서의 설계 ( Design of a RISC Processor Compatible with 80386 )
한국통신학회 학술대회논문집
1989 .01
-
80386과 호환성이 있는 RISC형 마이크로 프로세서의 설계 ( Design of a RISC Processor Compatible with 80386 )
특정연구 결과 발표회 논문집
1989 .01
-
RISC 프로세서 승산기의 설계 ( The Design of a multiplier for RISC Processors )
대한전자공학회 학술대회
1991 .01
-
SoC FPGA에서의 정규표현식 프로세서를 위한 호스트 인터페이스 설계
한국통신학회 학술대회논문집
2015 .06
-
ARM7 호환 32 비트 RISC 마이크로프로세서의 FPGA 구현
한국통신학회 학술대회논문집
1999 .11
-
RISC 프로세서 연산장치부의 설계 ( The Design of A RISC Processor`s ALU )
대한전자공학회 학술대회
1990 .07
-
RISC에 대한 일반적인 고찰과 구현 사례에 관한 연구
한국통신학회 학술대회논문집
1989 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
사물인터넷(IoT) 연구동향
김말희
,
표철식
전자파기술
2016
.07
철도 환경에 적합한 사물인터넷 플랫폼의 요구사항 분석
김주엽
,
송용수
,
김용규
외 1명
한국통신학회논문지
2016
.07
IoT 응용을 위한 초경량 블록 암호 알고리듬 PRESENT의 하드웨어 설계
조욱래
,
김기쁨
,
신경욱
한국정보통신학회논문지
2016
.07
사물인터넷(IoT : Internet of Things) 기술
김세형
전자공학회지
2016
.03
IoT 환경에서 IoT 게이트웨이를 통한 공통 IoT 서비스 탐색 기법 연구
윤주상
,
이태진
한국컴퓨터정보학회 학술발표논문집
2016
.01
최근 본 자료
댓글(0)
0