지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.15 No.5
- 발행연도
- 2015.10
- 수록면
- 445 - 454 (10page)
이용수
초록· 키워드
오류제보하기
As the feature sizes and the operating charges continue to be scaled down, multi-bit soft errors are becoming more critical in SRAM designs of a few nanometers. In this paper, we propose an efficient error detection technique to reduce the size of parity bits by applying a 2D bit-interleaving technique to 3D bit-partitioned SRAM devices. Our proposed bit-interleaving technique uses only 1/K (where K is the number of dies) parity bits, compared with conventional bit-interleaving structures. Our simulation results show that 1/K parity bits are needed with only a 0.024-0.036% detection error increased over that of the existing bit-interleaving method. It is also possible for our technique to improve the burst error coverage, by adding more parity bits.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. SRAM STRUCTURES AND EDAC TECHNIQUES
Ⅲ. A BIT-INTERLEAVING TECHNIQUE FOR 3D BIT-PARTITIONED SRAM
Ⅳ. EXPERIMENTS
CONCLUSION
REFERENCES
참고문헌 (14)
참고문헌 신청
[학술지(정기간행물)] - M.-Ch. Tsai / 2011 / Through-Silicon Via Planning 3-D Floorplanning / IEEE Trans. on VLSI 19 (8) : 1448 ~ 1457
[학술지(정기간행물)] - R.C. Baumann / 2004 / Soft errors in commercial integrated circuits / Int’l J. of High Speed Electronics and Systems 14 (2) : 299 ~ 309
[학술지(정기간행물)] - S.M. Abbas / 2014 / An Efficient Multiple Cell Upsets Tolerant Content-Addressable Memory / IEEE Trans. on Computers 63 (8) : 2094 ~ 2098
[학술지(정기간행물)] - E. Ibe / 2010 / Impact of Scaling on Neutron-Induced Soft Error in SRAMs From a 250 nm to a 22 nm Design Rule / IEEE Trans. on Electron Devices 57 (7) : 1527 ~ 1538
[학술대회논문] - L.-X. Huang / 2007 / Monte Carlo Simulation of Scaling Effect on SEI and MBU Cross Sections by High Energy Protons / Int’l Workshop on Monte Carlo Codes & MCNEG 2007 meeting
[학술지(정기간행물)] - R.C. Baumann / 2004 / Soft errors in commercial integrated circuits / Int’l J. of High Speed Electronics and Systems 14 (2) : 299 ~ 309
[학술지(정기간행물)] - S.M. Abbas / 2014 / An Efficient Multiple Cell Upsets Tolerant Content-Addressable Memory / IEEE Trans. on Computers 63 (8) : 2094 ~ 2098
[학술지(정기간행물)] - E. Ibe / 2010 / Impact of Scaling on Neutron-Induced Soft Error in SRAMs From a 250 nm to a 22 nm Design Rule / IEEE Trans. on Electron Devices 57 (7) : 1527 ~ 1538
[학술대회논문] - L.-X. Huang / 2007 / Monte Carlo Simulation of Scaling Effect on SEI and MBU Cross Sections by High Energy Protons / Int’l Workshop on Monte Carlo Codes & MCNEG 2007 meeting
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
6T-/8T-SRAM bit-cell의 읽기/쓰기 성능에 대한 정량적 분석
대한전자공학회 학술대회
2023 .06
-
비콘을 활용한 BIS 연동 지능형 버스관리 시스템 연구
한국전자통신학회 논문지
2017 .01
-
전자부품 고장모드를 고려한 Built-In-Test 성능분석
한국항공우주학회지
2015 .05
-
Optimization of ARIA Block-Cipher Algorithm for Embedded Systems with 16-bits Processors
International journal of internet, broadcasting and communication : IJIBC
2016 .01
-
1-Bit 합성곱 신경망을 위한 정확도 향상 기법
전기전자학회논문지
2018 .12
-
저전압에서 비트 인터리빙 구조 사용 시 안정된 데이터 보존을 위한 10T SRAM
대한전자공학회 학술대회
2015 .06
-
Bit Error Rate for Array-Based Molecular Communication
한국통신학회 학술대회논문집
2016 .01
-
A Low Power 12bit CMOS SAR A/D Converter with 6 MSB bit Sharing Technique
대한전자공학회 학술대회
2018 .06
-
비휘발성 메모리의 인접 비트라인 간 간섭을 완화하기 위한 비트라인 프리차지 방법
대한전자공학회 학술대회
2022 .11
-
심전도(Electrocardiogram) 신호를 이용한 생체암호시스템 기술 동향
[ETRI] 전자통신동향분석
2023 .10
-
Bit Error Rate in Molecular Communication with Random Distance
한국통신학회 학술대회논문집
2016 .06
-
Design of 8-way Input Sampling Network for 32-GS/s 6-bit Time-Interleaved SAR ADC
대한전자공학회 학술대회
2019 .06
-
양자간 투자조약상 중재판정부의 관할 판단에 관한 연구
지역산업연구
2023 .05
-
동적 고정 소수점을 이용한 신경망 학습에서 비트폭에 따른 정확도 변화
대한전자공학회 학술대회
2017 .11
-
윙 비트가 적용된 확경 비트의 구조 안전성 평가에 관한 연구
한국정밀공학회 학술발표대회 논문집
2018 .05
-
Modular 연산에 대한 오류 탐지
정보보호학회논문지
2017 .04
-
Evaluation of Transmission Quality of Visible Light Communication using Bit Error Rate Measurement
제어로봇시스템학회 국제학술대회 논문집
2016 .10
-
GPU 가속기를 통한 비트 연산 최적화 및 DNN 응용
전기전자학회논문지
2019 .12
-
20GS/s 6-bit Time-Interleaved SAR 아날로그-디지털 변환기
대한전자공학회 학술대회
2019 .06
-
Analysis of Single-Bit -Error Tolerance in LeNet
대한전자공학회 학술대회
2017 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-569-002082709