메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
한국전기전자학회 전기전자학회논문지 전기전자학회논문지 제5권 제1호
발행연도
2001.7
수록면
111 - 120 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
VC 통합은 동일한 VC 레이블을 가진 VC들에서 각 VC의 해당 셀들을 구분하는 기능이 필요하다. 이러한 확인절차(identification process)를 돕는 다양한 접근 방법들이 제안되어 왔지만, 대부분이 추가적인 버퍼링을 필요로 하거나 프로토콜상의 오버헤드나 전송 지연을 가져옴으로써 QoS 규정을 만족시키기에 어려웠다. 이러한 단점을 극복하는 동시에 VC-통합을 지원하는 스케줄러(VCMS)가 제안되었으나 모든 VC들이 통합되거나 유입 트래픽이 매우 작은 경우 snoop하기 위한 비통합 셀들이 부족하게 되는 현상이 발생한다. 이 경우 비어 있는 슬롯들을 채우기 위해 특별한 제어 셀들을 사용하게 되나 제어 셀의 개수가 많아지면 셀 유실률이 높아질 수 있으며 부가적인 패킷 전송지연이 발생할 수 있다. 본 논문에서는 이러한 문제점을 극복하기 위하여 비어있는 큐를 갖는 VC의 시퀀스들은 건너뛰고 단지 이를 표시하기 위한 SS 셀만을 채워 넣는 Sequence Skipping(SS)을 제안하였다. 시뮬레이션을 통해 SS가 셀 유실률과 평균 패킷 전송지연을 줄일 수 있으며 따라서 VC 통합에 적합한 방안임을 보인다.

목차

등록된 정보가 없습니다.

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2017-056-001402509