지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 대한전자공학회 학술대회 ICEIC 2017 International Conference on Electronics, Information, and Communication
- 발행연도
- 2017.1
- 수록면
- 453 - 456 (4page)
이용수
초록· 키워드
오류제보하기
We demonstrate a new type of optical receiver that contains a clock and data recovery (CDR) circuit having asymmetric samplers for electronic-photonic integrated circuit applications. The CDR directly samples pseudo-differential signals provided by the transimpedance amplifier (TIA) without any need for offset cancellation. This results in the reduction of the optical receiver power consumption and chip area. An optical receiver containing an equivalent circuit for the photodetector, TIA, and asymmetrically sampling CDR is implemented in 65- nm CMOS technology and the measurement results confirm the advantage of our new structure.
목차
Abstract
1. Introduction
2. Optical Receiver Circuits
3. Measurement Results
4. Conclusion
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
기준 클락 없이 동작하는 순수 디지털 클럭 및 데이터 복원 회로 설계
대한전자공학회 학술대회
2023 .06
-
Advancement of CMOS Transimpedance Amplifier for Optical Receiver
Transactions on Electrical and Electronic Materials
2019 .01
-
A 25-Gb/s PAM-4 Baud-rate CDR with High Jitter Tolerance using Shared Sampler Method
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2024 .06
-
A 0.9-V human body communication receiver using a dummy electrode and clock phase inversion scheme
[ETRI] ETRI Journal
2022 .10
-
Inductorless Broadband Transimpedance Amplifier for 25-Gb/s NRZ and 50-Gb/s PAM-4 Operations in a 90-nm CMOS Technology
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .10
-
입력 지터에 강한 순수 디지털 클럭 데이터 복원 및 복호 회로
전자공학회논문지
2017 .12
-
An I-V Circuit with Combined Compensation for Infrared Receiver Chip
Journal of Electrical Engineering & Technology
2018 .03
-
2-stage Amplifier을 이용한 트랜스임피던스 증폭기의 구현
대한전자공학회 학술대회
2021 .11
-
MIPI C-PHY Interface Receiver CDR
대한전자공학회 학술대회
2019 .06
-
32-Gbps PAM-4 Clock and Data Recovery에서 Middle Transition Elimination의 유무에 따른 Jitter 비교
대한전자공학회 학술대회
2024 .06
-
지연선로 위상 주파수 탐지기 방식의 순수 디지털 CDR 설계
전자공학회논문지
2017 .11
-
Pt 기반 CDR 촉매의 반응 평형 연구
한국에너지기후변화학회 학술대회
2015 .06
-
High-speed Clock and Data Recovery System with Segmented Slew-rate Control Circuit for High-linearity in 65 nm CMOS Process
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .06
-
A 28 Gb/s Receiver Front-end Capable of Receiving Wide Range Current Signal in 65 nm CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .12
-
A 6 Gb/s Low Power Transimpedance Amplifier with Inductor Peaking and Gain Control for 4-channel Passive Optical Network in 0.13 ㎛ CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .02
-
선형 위상 주파수 검출기가 있는 10-Gbps 단일 루프 PLL 기반 CDR
대한전자공학회 학술대회
2021 .06
-
CDR을 사용한 FPGA 기반 분산 임베디드 시스템의 클록 동기화 구현
대한임베디드공학회논문지
2017 .08
-
무인차량용 3차원 영상처리를 위한 16-채널 CMOS 인버터 트랜스임피던스 증폭기 어레이
전기학회논문지
2015 .12
-
PLL-based reference-less CDR을 위한 데이터 폭을 측정하는 주파수 검출기
대한전자공학회 학술대회
2015 .11
-
저잡음 및 넓은 대역폭 특성의 트랜스임피던스 증폭기 설계
대한전자공학회 학술대회
2021 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-569-002195123