메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
고기영 (부경대학교) 최영식 (부경대학교)
저널정보
한국정보통신학회 한국정보통신학회논문지 한국정보통신학회논문지 제21권 제2호
발행연도
2017.2
수록면
339 - 344 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 Early-late detector, Duty-rate modulator, 그리고 LSI(Lock Status Indicator)를 사용하여 작은 크기와 빠른 위상고정 시간을 갖는 위상고정루프를 제안하였다. 제안된 위상고정루프는 작은 용량을 가진 하나의 커패시터를 사용하게 됨으로써 칩의 크기를 결정하는 루프필터의 크기가 작아지게 되어 크기를 최소화 하였다. 기존의 전하펌프와 달리 2개의 전하펌프를 사용하여 하나의 커패시터를 사용하더라도 2차 루프필터를 사용 한 것과 같은 전압파형을 만들어 줌으로써 위상을 고정시킬 수 있다. 2개의 전하펌프는 UP, DN신호 위상의 빠르기를 감지해주는 Early-late detector와 일정한 비율의 파형을 만들어주는 Duty-rate modulator에 의해 제어된다. LSI회로를 사용함으로써 빠른 위상고정시간을 얻을 수 있다. 제안된 위상고정루프는 1.8V 0.18μm CMOS 공정을 사용하여 설계하였고, Hspice 시뮬레이션을 통해 회로의 동작을 검증하였다.
#위상고정루프 #빠른 위상고정시간 #작은 크기의 칩 #싱글 커패시터 #PLL #fast locking time #small size chip #single capacitor

목차

요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 제안된 1차 루프필터를 사용하는 위상고정루프 회로
Ⅲ. 시뮬레이션 결과
Ⅳ. 결론
REFERENCES

참고문헌 (8)

참고문헌 신청
P. K. Hanumolu, M. Brownlee, K. Mayaram and U. K. Moon, “Analysis of Charge-Pump Phase-Locked Loops,” IEEE Transactions on Circuits and SystemsⅠ: Regular Papers, vol. 51, no. 9, pp. 1665-1674, Sep. 2004. J. Craninckx and M. Steyaert, “A fully integrated CMOS DCS-1800 frequency synthesizer,” IEEE International Solid-State Circuits Conference. Digest of Technical Papers, vol. 33, no. 12, pp. 2054-2065, Dec. 1998. Y. Koo, H. Huh, Y. Cho, J. Lee, J. Park, D. Jeong, and W. Kim, “A fully integrated CMOS frequency synthesizer with charge-averaging charge pump and dual-path loop filter for PCS- and cellular-CDMA wireless systems,” IEEE Journal of Solid-State Circuits, vol. 37, no. 5, pp. 536-542, May 2002. B. Catli, A. Nazemi, T. Ali, S. Fallahi, Y. Liu, J. Kim, M. Abdul-Latif, M. R. Ahmadi, H. Maarefi, A. Momtaz, and N. Kocaman, “A 2sub-200 fs RMS jitter capacitor multiplier loop filter-based PLL in 28 nm CMOS for high-speed serial communication applications,” Custom Integrated Circuits Conference, pp. 1-4, 2013. M. Ghasemzadeh, S. Mahdavi, A. Zokaei, K. Hadidi, “A New Adaptive PLL to Reduce the Lock Time in 0.18μm technology,” MIXDES - 23rd International Conference Mixed Design of Integrated Circuits and Systems, pp. 140-142, June 2016.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

AC모터드라이브 라인필터의 축소화를 위한 신형 하이브리드고조파필터 제안
박병주 ,  윤동철 ,  오정철 외 4명 전기학회논문지 P 2018 .03
시험발사체에 대한 자체 전자파적합성 시험에서 위성항법수신기의 운용결과
권병문 ,  신용설 ,  마근수 한국항공우주학회 학술발표회 초록집 2017 .11
5G 이동통신 구축을 위한 EMC 요구 사항 고찰
송태승 전자파기술 2018 .01
Power Control Strategies for Single-Phase Voltage-Controlled Inverters with an Enhanced PLL
Jiayuan Gao ,  Jinbin Zhao ,  Chaojie He 외 2명 JOURNAL OF POWER ELECTRONICS 2018 .01
인휠 전기 구동 기반의 능동안전지원 알고리즘 개발
황윤형 ,  양인범 한국산학기술학회 논문지 2017 .12

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2017-004-002243235