메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
박광원 (고려대학교) 전상근 (고려대학교)
저널정보
한국전자파학회 한국전자파학회논문지 韓國電磁波學會論文誌 第30卷 第10號(通卷 第269號)
발행연도
2019.10
수록면
846 - 849 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 밀리미터파 대역에서 65-nm CMOS 공정으로 다양한 구조의 Metal-Oxide-Metal(MOM) 캐패시터를 설계한 후, 측정 및 모델링을 통해 캐패시턴스 밀도를 서로 비교하였다. 일반적으로 가장 많이 사용되는 HPP(Horizontal Parallel Plate, 수평 평행판), VPP(Vertical Parallel Plate, 수직 평행판), PW(Parallel Wire, 엇갈린 구조의 수직 평행판)의 세가지 구조를 상호 비교하였다. HPP 구조는 수직 필드만을 활용하기 때문에 적층되는 메탈레이어(metal layer) 개수가 4, 6, 8개로 증가할수록 캐패시턴스 밀도가 각각 0.2 fF/μm2, 0.64 fF/μ㎡, 0.76 fF/μ㎡ 로 증가하였다. 수평 필드만을 이용하는 VPP 구조는 상대적으로 작은 0.27 fF/μ㎡를 나타내었고, 수평 필드와 수직 필드를 동시에 이용하는 PW 구조는 0.88 fF/μ㎡의 캐패시턴스 밀도를 보였다. 본 연구에서 사용된 CMOS 공정에서는 다수의 메탈레이어를 적층한 HPP와 PW 구조의 MOM 캐패시터가 캐패시턴스 밀도 측면에서 가장 유리하며, 밀리미터파 대역에서 Metal-Insulator-Metal(MIM) 캐패시터를 효과적으로 대체할 수 있음이 밝혀졌다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. MOM 캐패시터 설계
Ⅲ. 제작 및 측정
Ⅳ. 결론
References

참고문헌 (5)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2019-427-001328390