지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2019.12
- 수록면
- 17 - 24 (8page)
- DOI
- 10.5573/ieie.2019.56.12.17
이용수
초록· 키워드
오류제보하기
본 논문에서는 28nm CMOS공정으로 설계한 동적 증폭기의 동작모델에 관하여 소개한다. 먼저 동적 증폭기의 이득값을 공통입력전압, 차동입력전압, 펄스의 폭과 같은 다양한 관점에서 분석한다. 다음으로 시뮬레이션을 통한 증폭기의 이득값 비선현성 모델과 노이즈 모델의 구현 방법에 대하여 서술한다. 이득값 모델의 오차율은 -6.7%∼5.4%, 노이즈 모델의 오차율은-11.2%∼13.5%로 비선형성 예측이 가능하였다. 제안한 동작모델을 1.1Gs/s 7-bit Pipelined ADC설계 검증에 적용 하여 모델의 신뢰성과 설계 효율성 향상을 확인하였다.
목차
Abstract
Ⅰ. 서론
Ⅱ. 동적 증폭기 동작과 비이상적 특성
Ⅲ. Gain and Noise Modeling
Ⅳ. Numerical Experiment
Ⅳ. 결론
REFERENCE
참고문헌 (9)
참고문헌 신청
B. Malki / 2014 / A complementary dynamic residue amplifier for a 67 dB SNDR 1.36 mW 170 MS/s pipelined SAR ADC / 2014 IEEE ESSCIRC :215~218
M. Zhang / 2017 / Gain-boosted dynamic amplifier for pipelined-SAR ADCs / Electronics Letters 53(11)
H. Huang / 2017 / A non-interleaved 12-b 330-MS/s pipelined-SAR ADC with PVT-stabilized dynamic amplifier achieving sub-1-dB SNDR variation / IEEE J. Solid-State Circuits 52(12):3235~3247
C-C. Liu / 2017 / A 0.46mW 5MHz-BW 79.7dB-SNDR Noise-Shaping SAR ADC with Dynamic Amplifier-Based FIR-IIR Filter / IEEE International Solid-State Circuit Conference (ISSCC) Digest of Technical Papers :466~467
C. C. Lee / 2011 / A SAR-assisted two-stage pipeline ADC / IEEE J. Solid-State Circuits 46(4):859~869
M. Zhang / 2017 / Gain-boosted dynamic amplifier for pipelined-SAR ADCs / Electronics Letters 53(11)
H. Huang / 2017 / A non-interleaved 12-b 330-MS/s pipelined-SAR ADC with PVT-stabilized dynamic amplifier achieving sub-1-dB SNDR variation / IEEE J. Solid-State Circuits 52(12):3235~3247
C-C. Liu / 2017 / A 0.46mW 5MHz-BW 79.7dB-SNDR Noise-Shaping SAR ADC with Dynamic Amplifier-Based FIR-IIR Filter / IEEE International Solid-State Circuit Conference (ISSCC) Digest of Technical Papers :466~467
C. C. Lee / 2011 / A SAR-assisted two-stage pipeline ADC / IEEE J. Solid-State Circuits 46(4):859~869
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Compact Noise and Linearity Model of a Dynamic Amplifier for Behavioral ADC Modeling
IDEC Journal of Integrated Circuits and Systems
2021 .01
-
A 10-bit 100-MS/s Pipelined SAR ADC with Redundancy Generation using Capacitor-based DAC and Linearity-improved Dynamic Amplifier
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .08
-
130 nm SOI CMOS 공정을 이용한 Ku 대역 구동 증폭기 설계
한국전자파학회논문지
2024 .08
-
W 대역 RF 집적회로를 위한 구동 증폭기 설계
한국전자파학회논문지
2023 .11
-
V-대역을 위한 완전 집적된 CMOS 이단 전력증폭기 집적회로 설계
한국전자파학회논문지
2016 .12
-
전류 피드백을 이용하여 주파수 동작범위와 노이즈 특성을 향상시킨 홀센서 인터페이스 계측 증폭기 설계에 대한 연구
한국정보기술학회논문지
2020 .08
-
전원전압 0.5V에서 동작하는 심전도계
한국정보통신학회논문지
2016 .07
-
65-nm CMOS 공정을 이용한 24 GHz 전력증폭기 설계
한국전자파학회논문지
2016 .10
-
의료기기에 적합한 바이오 증폭기 구현 및 비교 분석
대한전자공학회 학술대회
2022 .11
-
위성 통신 시스템을 위한 Ka-band 이득제어 CMOS 저잡음 증폭기
한국정보통신학회논문지
2019 .08
-
65 ㎚ CMOS 공정을 이용한 W-대역 전력증폭기 설계
한국전자파학회논문지
2016 .03
-
28-㎚ CMOS 공정을 이용한 W-대역 레이다 송신기용 전력증폭기 설계
한국전자파학회논문지
2022 .11
-
802.11be WLAN 어플리케이션을 위한 Fully Integrated CMOS 전력 증폭기 설계
전자공학회논문지
2024 .07
-
서브-기가 대역 5G 기지국용 가변이득 저잡음 증폭기
한국정보기술학회논문지
2021 .07
-
180-nm CMOS 공정을 이용한 저전력 2단 연산증폭기 설계
대한전자공학회 학술대회
2024 .11
-
Design of Prgrammable Gain Amplifier
대한전자공학회 학술대회
2022 .06
-
폐루프 다이나믹 증폭기를 사용한 2차 Error-Feedback 구조 Noise shaping SAR ADC
대한전자공학회 학술대회
2022 .06
-
GaAs HBT 공정을 이용한 주파수 분배 방식의 광대역 구동증폭기 설계
한국인터넷방송통신학회 논문지
2019 .01
-
A 6 bits 1 MS/s SAR ADC with a power-efficient Complementary dynamic amplifier
대한전자공학회 학술대회
2024 .06
-
140 GHz 40 nm CMOS 저잡음 증폭기
한국전자파학회논문지
2022 .04
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2020-569-000259641