지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.19 No.4
- 발행연도
- 2019.8
- 수록면
- 378 - 387 (10page)
- DOI
- 10.5573/JSTS.2019.19.4.378
이용수
초록· 키워드
오류제보하기
A 10-bit 100-MS/s pipelined SAR ADC which consists of a 5-bit coarse SAR ADC with 1-bit redundancy, a dynamic amplifier for a residue amplifier, a 6-bit fine SAR ADC, and a digital error correction is proposed. One-bit redundancy generation for a digital error correction is designed using a capacitor-based DAC used in the 5-bit coarse SAR ADC for a sub-ADC of a pipelined ADC. The input range calibration and dynamic amplifier with gain compensation circuit are proposed to improve the linearity of the pipelined SAR ADC. The proposed pipelined SAR ADC has been implemented using a 65-nm 1-poly 8-metal CMOS process with a 1.2-V supply voltage. Its active area and power consumption are 410 μm × 425 μm and 4.35 mW, respectively. The measured SNDR are approximately 53.47 dB for a 2.4 V<SUB>pp</SUB> differential sinusoidal input with a frequency of 9.99 MHz.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED PIPELINED SAR ADC
Ⅲ. CHIP IMPLEMENTATION AND MEASUREMENT RESULTS
Ⅳ. CONCLUSIONS
REFERENCES
참고문헌 (12)
참고문헌 신청
F. van der Goes, et. al., “A 1.5mW 68dB SNDR 80MS/s 2× Interleaved SAR-assisted pipelined ADC in 28nm CMOS,” IEEE ISSCC, pp. 200-201, Feb. 2014.
V. Tripathi, et. al., “A 160 MS/s, 11.1 mW, singlechannel pipelined SAR ADC with 68.3 dB SNDR,” IEEE CICC, pp. 1-4, Sept. 2014.
J. Lin, et. al., “A 15.5dB, Wide Signal Swing, Dynamic Amplifier Using a Common-Mode Voltage Detection Technique,” IEEE ISCAS, pp. 21-24, May 2011.
H.-Y. Lee, et. al., “A 10-bit 100-MS/s Pipelined SAR ADC with Input Range Calibration and Digital Error Correction, ” AWAD, pp. 256-258, Jun. 2018.
Y. Zhu, et. al., “A 10-bit 100-MS/s reference-free SAR ADC in 90 nm CMOS,” IEEE JSSC, vol. 45, no. 6, pp. 1111-1121, June 2010.
V. Tripathi, et. al., “A 160 MS/s, 11.1 mW, singlechannel pipelined SAR ADC with 68.3 dB SNDR,” IEEE CICC, pp. 1-4, Sept. 2014.
J. Lin, et. al., “A 15.5dB, Wide Signal Swing, Dynamic Amplifier Using a Common-Mode Voltage Detection Technique,” IEEE ISCAS, pp. 21-24, May 2011.
H.-Y. Lee, et. al., “A 10-bit 100-MS/s Pipelined SAR ADC with Input Range Calibration and Digital Error Correction, ” AWAD, pp. 256-258, Jun. 2018.
Y. Zhu, et. al., “A 10-bit 100-MS/s reference-free SAR ADC in 90 nm CMOS,” IEEE JSSC, vol. 45, no. 6, pp. 1111-1121, June 2010.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Compact Noise and Linearity Model of a Dynamic Amplifier for Behavioral ADC Modeling
IDEC Journal of Integrated Circuits and Systems
2021 .01
-
A 6 bits 1 MS/s SAR ADC with a power-efficient Complementary dynamic amplifier
대한전자공학회 학술대회
2024 .06
-
Wi-Fi 6 용 Transceiver를 위한 저전력 12 Bit Pipelined-SAR ADC 설계
대한전자공학회 학술대회
2020 .08
-
Merged Capacitor Switching 기법과 가변 피드백 커패시터를 이용한 Class-AB Telescopic Op Amp 기반의 10비트 40MS/s Pipeline SAR ADC
대한전자공학회 학술대회
2018 .06
-
An Ultrasonic Echo-signal Based Digital Background Calibration for Pipelined SAR ADC
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .12
-
Digital Error Correction for a 10-Bit Straightforward SAR ADC
IEIE Transactions on Smart Processing & Computing
2015 .02
-
비이진 기법을 사용한 9.5-ENOB 10비트 409MS/s 파이프라인 축차 근사형 아날로그-디지털 변환기 설계
대한전자공학회 학술대회
2024 .11
-
C-DAC Array내 선형성을 향상시킨 10비트 CMOS SAR ADC 설계
전자공학회논문지
2017 .02
-
Digital Error Correction for Low Power 2b/cycle SAR ADC
대한전자공학회 학술대회
2017 .01
-
선형성과 잡음을 고려한 동적 증폭기의 동작 모델
전자공학회논문지
2019 .12
-
직렬 커패시터 D/A 변환기를 갖는 저전력 축차 비교형 A/D 변환기
전기학회논문지
2019 .01
-
초음파 영상진단 의료기기를 위한 20MS/s 12-bit Charge Sharing SAR ADC 설계
대한전자공학회 학술대회
2021 .06
-
An 11-bit 160-MS/s Non-binary C-based SAR ADC with a Partially Monotonic Switching Scheme
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2023 .04
-
A Design of 8bits 200KS/s Synchronous SAR ADC
대한전자공학회 학술대회
2022 .06
-
C-DAC Array내 소자정합특성을 향상시킨 10비트 SAR ADC 설계
한국통신학회 학술대회논문집
2015 .06
-
Design of 8-way Input Sampling Network for 32-GS/s 6-bit Time-Interleaved SAR ADC
대한전자공학회 학술대회
2019 .06
-
An 11-bit 50-MS/s Pipelined ADC using Circuit-sharing Techniques
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .08
-
An 80 dB Second-order Noise Shaping SAR ADC using Differential Integral Capacitors and Comparator with Voltage Gain Calibration
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .08
-
8-bit 2-step Flash-SAR ADC
대한전자공학회 학술대회
2024 .06
-
Time-interleaved Noise-shaping SAR ADC based on CIFF Architecture with Redundancy Error Correction Technique
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .10
이 논문의 저자 정보
이 논문과 함께 이용한 논문
166MHz 위상 고정 루프 기반 주파수 합성기
조민준
,
송창민
,
장영찬
전기전자학회논문지
2022
.12
LPDDR2 메모리 컨트롤러를 위한 830-Mb/s/pin 송수신기 칩 구현
이종혁
,
송창민
,
장영찬
전기전자학회논문지
2022
.12
12-비트 10-MS/s CMOS 파이프라인 아날로그-디지털 변환기
조세현
,
정호용
,
도원규
외 2명
전기전자학회논문지
2021
.06
채널 부정합 보정 회로를 가진 3-GSymbol/s/lane MIPI C-PHY 송수신기
최석원
,
송창민
,
장영찬
전기전자학회논문지
2019
.12
Sensor Utility Network를 위한 저전력 Burst 클록-데이터 복원 회로를 포함한 클록 시스템
송창민
,
서재훈
,
장영찬
전기전자학회논문지
2019
.09
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2019-569-000961838