지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
초록· 키워드
오류제보하기
CMOS 기술이 발달됨으로써 고집적화에 따른 합선고장이 상대적으로 증가하고 있다. IDDQ 테스트는 기능테스트로 검출하기 어려운 합선고장을 효율적으로 검출하여 회로의 신뢰성을 향상시키는 기법이다. 본 논문에서는 테스트 대상 논리회로의 각 게이트 내부에서 발생 가능한 합선고장에 대한 시뮬레이션을 수행하기 위한 IDDQ 테스트용 고장 시뮬레이터를 개발하였다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
합선고장을 검출하기 위한 IDDQ 테스트 패턴 생성에 관한 연구 ( A Study on IDDQ Test Pattern Generation for Bridging Fault Detection )
한국통신학회논문지
2000 .12
-
합선 고장을 위한 IDDQ 테스트 패턴 발생기의 구현 ( Implementation of IDDQ Test Pattern Generator for Bridging Faults )
한국통신학회논문지
1999 .12
-
CMOS VLSI에서 트랜지스터 합선 고장을 위한 효율적인 등가 고장 중첩 알고리즘
전자공학회논문지-SD
2003 .12
-
IDDQ 테스트 방식을 이용한 CMOS 논리회로의 고장분석에 관한 연구 ( A Study on the Fault Analysis of CMOS LOGIC Circuit using IDDQ Testing Technique )
전자공학회논문지-B
1994 .09
-
메모리의 IDDQ 테스트를 위한 내장전류감지 회로의 설계
한국음향학회지
1999 .01
-
CMOS 조합회로의 IDDQ 테스트패턴 생성
한국정보통신학회논문지
1999 .03
-
Feasibility of IDDQ Tests for Shorts in Deep Submicron ICs
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
IDDQ 테스팅을 위한 내장형 전류 감지 회로 설계 ( Design of a Built - In Current Sensor for IDDQ Testing )
전자공학회논문지-C
1997 .08
-
새로운 동적 컴팩션 알고리즘을 이용한 IDDQ 테스트 세트 생성
대한전자공학회 학술대회
1996 .11
-
새로운 동적 컴팩션 알고리즘을 이용한 IDDQ 테스트 세트 생성 ( IDDQ Test Set Generation Using A New Dynamic Compaction Algorithm )
대한전자공학회 학술대회
1996 .11
-
IDDQ 테스팅을 위한 BIC의 설계 및 구현 ( Design and Implementation of a Built-in Current Sensor for IDDQ Testing )
대한전자공학회 학술대회
1997 .01
-
CMOS VLSI의 효율적인 IDDQ 테스트 생성을 위한 패턴 생성기의 구현 ( Implementation of Pattern Generator for Efficient IDDQ Test Generation in CMOS VLSI )
전자공학회논문지-SD
2001 .04
-
IDDQ 테스팅을 위한 빠른 내장형 전류감지기
대한전자공학회 학술대회
1998 .06
-
Fast Built-In Current Sensor for IDDQ Testing
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
CMOS VLSI의 IDDQ 테스팅을 위한 테스트 세트 간략화에 관한 연구 ( A Study on Test Set Compaction for IDDQ Testing in CMOS VLSI )
대한전자공학회 학술대회
1996 .01
-
VLSI TESTING FOR HIGH RELIABILITY : MIXING IDDQ AND LOGIC TESTING
대한전자공학회 토론회
1995 .01
-
VLSI TESTING FOR HIGH RELIABILITY : MIXING IDDQ AND LOGIC TESTING
대한전자공학회 학술대회
1995 .07
-
VLSI Testing for High Reliability : Mixing IDDQ and Logic Testing
ICVC : International Conference on VLSI and CAD
1993 .01
-
Testability Enhancement in IDDQ Environment
CAD 및 VLSI 설계연구회지
1995 .01
-
IDDQ Testability Analysis Using Random Test Vectors
ICVC : International Conference on VLSI and CAD
1997 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0