IDDQ 테스팅을 위한 내장형 전류 감지 회로 설계 ( Design of a Built - In Current Sensor for IDDQ Testing )

김정범 ,  홍성제 ,  김종

전자공학회논문지-C

1997 .08

IDDQ 테스트 방식을 이용한 CMOS 논리회로의 고장분석에 관한 연구 ( A Study on the Fault Analysis of CMOS LOGIC Circuit using IDDQ Testing Technique )

한석붕

전자공학회논문지-B

1994 .09

IDDQ 테스팅을 위한 BIC의 설계 및 구현 ( Design and Implementation of a Built-in Current Sensor for IDDQ Testing )

송근호 ,  윤원효 ,  이효상 외 3명

대한전자공학회 학술대회

1997 .01

IDDQ 테스트를 위한 고장 시뮬레이터

배성환 ,  김대익 ,  이창기 외 1명

한국음향학회지

1999 .01

CMOS 조합회로의 IDDQ 테스트패턴 생성

김강철 ,  송근호 ,  한석붕

한국정보통신학회논문지

1999 .03

IDDQ 테스팅을 위한 빠른 내장형 전류감지기

엄창용 ,  김동욱

대한전자공학회 학술대회

1998 .06

합선고장을 검출하기 위한 IDDQ 테스트 패턴 생성에 관한 연구 ( A Study on IDDQ Test Pattern Generation for Bridging Fault Detection )

배성환 ,  김대익 ,  전병실

한국통신학회논문지

2000 .12

Fast Built-In Current Sensor for IDDQ Testing

Chang Yong Lim ,  Dong Wook Kim

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

새로운 동적 컴팩션 알고리즘을 이용한 IDDQ 테스트 세트 생성 ( IDDQ Test Set Generation Using A New Dynamic Compaction Algorithm )

송근호 ,  서정훈 ,  김강철 외 1명

대한전자공학회 학술대회

1996 .11

새로운 동적 컴팩션 알고리즘을 이용한 IDDQ 테스트 세트 생성

송근호 ,  한석붕 ,  김강철 외 1명

대한전자공학회 학술대회

1996 .11

합선 고장을 위한 IDDQ 테스트 패턴 발생기의 구현 ( Implementation of IDDQ Test Pattern Generator for Bridging Faults )

김대익 ,  전병실

한국통신학회논문지

1999 .12

Feasibility of IDDQ Tests for Shorts in Deep Submicron ICs

Isao Tsukimoto ,  Hi ,  oyuki Yotsuyanagi 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2009 .07

CMOS VLSI에서 트랜지스터 합선 고장을 위한 효율적인 등가 고장 중첩 알고리즘

배성환

전자공학회논문지-SD

2003 .12

CMOS VLSI의 효율적인 IDDQ 테스트 생성을 위한 패턴 생성기의 구현 ( Implementation of Pattern Generator for Efficient IDDQ Test Generation in CMOS VLSI )

배성환 ,  김관웅 ,  전병실

전자공학회논문지-SD

2001 .04

CMOS VLSI의 IDDQ 테스팅을 위한 테스트 세트 간략화에 관한 연구 ( A Study on Test Set Compaction for IDDQ Testing in CMOS VLSI )

송근호 ,  이한민 ,  김강철 외 3명

대한전자공학회 학술대회

1996 .01

VLSI TESTING FOR HIGH RELIABILITY : MIXING IDDQ AND LOGIC TESTING

황선태

대한전자공학회 토론회

1995 .01

VLSI TESTING FOR HIGH RELIABILITY : MIXING IDDQ AND LOGIC TESTING

SUNTAE HWANG

대한전자공학회 학술대회

1995 .07

IDDQ 테스팅을 위한 내장형 전류감지기 설계

임창용 ,  김동욱

대한전자공학회 학술대회

1998 .01

Testability Enhancement in IDDQ Environment

황선태

CAD 및 VLSI 설계연구회지

1995 .01

VLSI Testing for High Reliability : Mixing IDDQ and Logic Testing

S. Hwang ,  R. Rajsuman

ICVC : International Conference on VLSI and CAD

1993 .01