지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2021.6
- 수록면
- 309 - 322 (14page)
이용수
초록· 키워드
오류제보하기
본 연구에서는 저성능 IoT 디바이스에서의 고속 암호화 연산을 지원하기 위해 블록암호 알고리즘 ARIA의 RISC-V 프로세서상에서의 고속 연산을 위한 확장 명령어 셋을 추가한다. 하드웨어상에서의 효율적인 구조로 ARIA 알고리즘을 구현하여 32bit 프로세서에서 동작하기 때문에 효과적인 확장 명령어 셋을 구현한다. 기존의 소프트웨어 암호화 연산과 비교하여 유의미한 성능 향상을 보인다.
목차
요약
ABSTRACT
I. 서론
II. 관련 연구
III. 배경지식
IV. ARIA extension
V. 구현
VI. 결론
References
참고문헌 (15)
참고문헌 신청
D. Canright. “A very compact S-box for AES,” International Workshop on Cryptographic Hardware and Embedded Systems. Springer, Berlin, Heidelberg, pp. 441-455, Sep. 2005.
J. Wolkerstorfer, E. Oswald, and M. Lamberger, “An ASIC implementation of the AES SBoxes,” Cryptographers’ Track at the RSA Conference. Springer, Berlin, Heidelberg, pp. 67-78, Feb. 2002.
Akashi Satoh, Sumio Morioka, and et al, “A compact Rijndael hardware architecture with S-box optimization,” International Conference on the Theory and Application of Cryptology and Information Security, Springer, Berlin, Heidelberg, vol. 2248, pp. 239-254, Nov. 2001.
Hodjat, Alireza, et al. “A 3.84 Gbits/s AES Crypto Coprocessor with Modes of Operation in a 0.18-μm CMOS Technology,” Proceedings of the 15th ACM Great Lakes symposium on VLSI, pp. 60-63, Apr. 2005.
Tehrani, Etienne, et al. “RISC-V Extension for Lightweight Cryptography,” 2020 23rd Euromicro Conference on Digital System Design (DSD), pp. 222-228, Aug. 2020.
J. Wolkerstorfer, E. Oswald, and M. Lamberger, “An ASIC implementation of the AES SBoxes,” Cryptographers’ Track at the RSA Conference. Springer, Berlin, Heidelberg, pp. 67-78, Feb. 2002.
Akashi Satoh, Sumio Morioka, and et al, “A compact Rijndael hardware architecture with S-box optimization,” International Conference on the Theory and Application of Cryptology and Information Security, Springer, Berlin, Heidelberg, vol. 2248, pp. 239-254, Nov. 2001.
Hodjat, Alireza, et al. “A 3.84 Gbits/s AES Crypto Coprocessor with Modes of Operation in a 0.18-μm CMOS Technology,” Proceedings of the 15th ACM Great Lakes symposium on VLSI, pp. 60-63, Apr. 2005.
Tehrani, Etienne, et al. “RISC-V Extension for Lightweight Cryptography,” 2020 23rd Euromicro Conference on Digital System Design (DSD), pp. 222-228, Aug. 2020.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
32-bit RISC-V 프로세서에서 국산 블록 암호 성능 밴치마킹
정보보호학회논문지
2021 .06
-
4가지 운영모드와 128/256-비트 키 길이를 지원하는 ARIA-AES 통합 암호 프로세서
한국정보통신학회논문지
2017 .04
-
An Efficient Implementation of ARIA and AES Block Cipher Algorithms Supporting Four Modes of Operation
대한전자공학회 학술대회
2017 .01
-
차세대 공개키 암호 고속 연산을 위한 RISC-V 프로세서 상에서의 확장 가능한 최적 곱셈 구현 기법
정보보호학회논문지
2021 .06
-
RISC-V 더미 명령어 삽입 기반 ARIA에 대한 부채널 분석
디지털콘텐츠학회논문지
2022 .08
-
RISC-V 프로세서의 모의실행 및 합성
한국인터넷방송통신학회 논문지
2019 .01
-
Quantum rebound attacks on reduced-round ARIA-based hash functions
[ETRI] ETRI Journal
2023 .06
-
함정 관리지원체계 무선 통신 암호화를 위한 ARIA 적용 모듈 구현
한국정보과학회 학술발표논문집
2015 .12
-
비트-시리얼 기반 데이터플로우 수정을 이용한 ARIA-128 하드웨어 구현
대한전자공학회 학술대회
2020 .08
-
32-bit RISC-V 프로세서에서 블록 암호 최적화 구현 동향 조사
한국정보과학회 학술발표논문집
2021 .06
-
ARIA/AES 기반 GCM 인증암호를 지원하는 암호 프로세서
전기전자학회논문지
2018 .06
-
해밍 웨이트 누출 기반 ARIA 키 확장 SPA
정보보호학회논문지
2015 .12
-
개선된 키 스케쥴링 기반 ARIA 암호 프로세서의 FPGA 구현
보안공학연구논문지
2016 .01
-
ARIA 하드웨어 백도어 통합 벤치마크 구현
대한전자공학회 학술대회
2022 .06
-
ARIA/AES 블록암호와 Whirlpool 해시함수를 지원하는 통합 크립토 프로세서 설계
전기전자학회논문지
2018 .03
-
차세대 위성용 탑재프로세서 RISC-V
한국항공우주학회 학술발표회 초록집
2023 .04
-
다중 블록 암호 알고리듬을 지원하는 암호 프로세서
한국정보통신학회논문지
2016 .11
-
High Throughput을 위한 블록 암호 알고리즘 ARIA의 하드웨어 설계 및 구현
전기전자학회논문지
2018 .03
-
WebCL 기반 ARIA 암호화 알고리즘의 구현
한국정보과학회 학술발표논문집
2015 .12
-
16-비트 압축 명령과 32-비트 정수 명령을 지원하는 RISC-V 마이크로프로세서의 하드웨어 설계
한국정보통신학회논문지
2023 .12
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2021-004-001861163