지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2021.11
- 수록면
- 186 - 192 (7page)
이용수
초록· 키워드
오류제보하기
Today, machine learning forms main stream in many research areas with respect to software and hardware. In the hardware design area, efficient convolution processing is one of the main research topics. Convolution comprises of many multiplications followed by additions of the results. Because this operation is costly, efficient multiplication unit is important to design low power hardware. To make low power multiplication unit, the adder tree to sum the partial outputs is the key point for optimization. Normally, an adder tree based on compressors and carry-save adders is used to make efficient adder tree. Because such adder structures do not have long carry propagation path, carry is not critical than sum unlike the normal adder. Therefore, making the sum in the full adder should be improved. To improve processing of the sum, this paper tries to find an optimal 2-input, or 3-input XOR gate circuit.
There are many designs for 2-input or 3-input XOR gates. The XOR gate proposed in this paper occupies small area, consumes low energy than a traditional 2-input or 3-input XOR gate.
There are many designs for 2-input or 3-input XOR gates. The XOR gate proposed in this paper occupies small area, consumes low energy than a traditional 2-input or 3-input XOR gate.
목차
Abstract
Ⅰ. 서론
Ⅱ. 2개의 입력을 받는 XOR 논리 회로
Ⅲ. 3개의 입력을 받는 XOR 논리회로
Ⅳ. 복원 회로를 이용한 XOR 논리회로
Ⅴ. 결과 및 논의
Ⅵ. 결론 및 향후 연구 방향
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Implementation of Enzyme-Based Half-Adder with Complete Functionality
한국생물공학회 학술대회
2019 .04
-
Design of an Approximate Adder based on Modified Full Adder and Nonzero Truncation for Machine Learning
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2023 .04
-
Design and Analysis of a Low-cost Approximate Adder with OR and Zero Truncation
IEIE Transactions on Smart Processing & Computing
2021 .08
-
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
-
An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing
IEIE Transactions on Smart Processing & Computing
2019 .08
-
정확도를 높인 Approximate Adder 설계
대한전자공학회 학술대회
2020 .08
-
Probabilistic based CMOS Adder for High Speed Communication Systems
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .04
-
A Fast (7, 3)-adder Circuit for High-speed Multiplier Design
IEIE Transactions on Smart Processing & Computing
2022 .08
-
AND 기반의 캐리 예측 신호를 활용한 근사 가산기 설계
대한전자공학회 학술대회
2021 .06
-
Full Adder Circuit Design with Novel Lower Complexity XOR Gate in QCA Technology
Transactions on Electrical and Electronic Materials
2020 .01
-
저전력 Approximate Floating Point Adder 설계
대한전자공학회 학술대회
2020 .08
-
캐스캐이드 ADDER 회로 설계 및 시뮬레이션에 관한 연구
한국통신학회 학술대회논문집
2018 .01
-
완전동형암호로 암호화된 데이터에 적합한 산술 가산기의 구현 및 성능향상에 관한 연구
정보보호학회논문지
2017 .06
-
Bfloat16 수 체계 기반의 adder와 multiplier의 성능 분석
대한전자공학회 학술대회
2019 .11
-
Memristor Based Full Adder Circuit for Better Performance
Transactions on Electrical and Electronic Materials
2019 .01
-
Comparison of Approximate Computing with Sobel Edge Detection
IEIE Transactions on Smart Processing & Computing
2021 .08
-
Full Adder 회로에서 7nm FinFET 기술의 성능 분석
대한전자공학회 학술대회
2024 .06
-
A Novel Approximate Adder with Enhanced Low-cost Carry Prediction for Error Tolerant Computing
IEIE Transactions on Smart Processing & Computing
2019 .12
-
특화 회귀 모델을 활용한 디지털 회로 설계의 기계 학습 기반 최적화
대한전자공학회 학술대회
2024 .06
-
근사 캐리 예측 기반의 오차 허용 가산기의 최근 연구 동향
전자공학회논문지
2021 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0