지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2021.6
- 수록면
- 23 - 31 (9page)
- DOI
- 10.5573/ieie.2021.58.6.23
이용수
초록· 키워드
오류제보하기
산술 연산에 있어서 이진수 덧셈은 널리 쓰임과 동시에 가장 중요한 부분이다. 최근 모바일 디바이스의 성능과 에너지 효율 문제를 해결하기 위해 근사 연산기에 관한 연구가 활발히 진행되고 있다. 근사 연산은 연산의 정확도가 중요하지 않은 분야에서 정확도를 줄이면서 소모전력의 효율을 높이는 방법이다. 근사 연산 중 가산기에 관한 연구가 가장 활발하고, 본 논문에는 연산의 정확성과 연산속도의 Trade-off뿐만 아니라, 전력 소모, 여러 가지 에러 지표를 이용하여 다양한 error-tolerant adder(ETA)를 비교 분석하고자 한다. ETA는 일반적인 가산기 부분으로 나뉘어 있고, ETA 종류에 따라 일반 가산기, 근사가산기의 연결부에 차이점이 있다. 본 논문에서는 ETA에 관한 기본적인 동작 원리, 특성, 몇 가지의 다른 모델에 대한 비교, 소개와 함께 HDL 시뮬레이션을 이용하여 설명한다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론
REFERENCES
참고문헌 (8)
참고문헌 신청
A. N. Jayanthi and C. S. Ravichandran, “Design of an Error Tolerant Adder,” American Journal of Applied Sciences, Vol. 9, no. 6, pp. 818, 2012.
M. Lehman and N. Burla, “Skip Techniques for High-Speed Carry-Propagation in Binary Arithmetic Units,” IEEE Transactions on Electronic Computers, Vol. EC-10, no. 4, pp. 691-698, Dec. 1961.
O. Macsorley, “High-Speed Arithmetic in Binary Computers,” Proceedings of the IRE, Vol. 49, no. 1, pp. 67-91, Jan. 1961.
N. Zhu, W. L. Goh, W. Zhang, K. S. Yeo and Z. H. Kong, “Design of Low-Power High-Speed Truncation-Error-Tolerant Adder and Its Application in Digital Signal Processing,” IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 18, no. 8, pp. 1225-1229, Aug. 2010.
H. R. Mahdiani, A. Ahmadi, S. M. Fakhraie, and C. Lucas, “Bio-Inspired Imprecise Computational Blocks for Efficient VLSI Implementation of Soft-Computing Applications,” IEEE Transactions on Circuits and system, Vol 18, no. 3, pp. 67-73, Dec. 2009.
M. Lehman and N. Burla, “Skip Techniques for High-Speed Carry-Propagation in Binary Arithmetic Units,” IEEE Transactions on Electronic Computers, Vol. EC-10, no. 4, pp. 691-698, Dec. 1961.
O. Macsorley, “High-Speed Arithmetic in Binary Computers,” Proceedings of the IRE, Vol. 49, no. 1, pp. 67-91, Jan. 1961.
N. Zhu, W. L. Goh, W. Zhang, K. S. Yeo and Z. H. Kong, “Design of Low-Power High-Speed Truncation-Error-Tolerant Adder and Its Application in Digital Signal Processing,” IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 18, no. 8, pp. 1225-1229, Aug. 2010.
H. R. Mahdiani, A. Ahmadi, S. M. Fakhraie, and C. Lucas, “Bio-Inspired Imprecise Computational Blocks for Efficient VLSI Implementation of Soft-Computing Applications,” IEEE Transactions on Circuits and system, Vol 18, no. 3, pp. 67-73, Dec. 2009.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing
IEIE Transactions on Smart Processing & Computing
2019 .08
-
A Novel Approximate Adder with Enhanced Low-cost Carry Prediction for Error Tolerant Computing
IEIE Transactions on Smart Processing & Computing
2019 .12
-
정확도를 높인 Approximate Adder 설계
대한전자공학회 학술대회
2020 .08
-
Design of an Approximate Adder based on Modified Full Adder and Nonzero Truncation for Machine Learning
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2023 .04
-
AND 기반의 캐리 예측 신호를 활용한 근사 가산기 설계
대한전자공학회 학술대회
2021 .06
-
Design and Analysis of a Low-cost Approximate Adder with OR and Zero Truncation
IEIE Transactions on Smart Processing & Computing
2021 .08
-
Comparison of Approximate Computing with Sobel Edge Detection
IEIE Transactions on Smart Processing & Computing
2021 .08
-
저전력 Approximate Floating Point Adder 설계
대한전자공학회 학술대회
2020 .08
-
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
-
Probabilistic based CMOS Adder for High Speed Communication Systems
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .04
-
완전동형암호로 암호화된 데이터에 적합한 산술 가산기의 구현 및 성능향상에 관한 연구
정보보호학회논문지
2017 .06
-
A Fast (7, 3)-adder Circuit for High-speed Multiplier Design
IEIE Transactions on Smart Processing & Computing
2022 .08
-
대형 Adder Tree 구조에 최적화된 덧셈기를 위한 효율적인 XOR 논리 회로 연구
대한전자공학회 학술대회
2021 .11
-
Approximate Digital Leaky Integrate-and-fire Neurons for Energy Efficient Spiking Neural Networks
IEIE Transactions on Smart Processing & Computing
2020 .06
-
캐스캐이드 ADDER 회로 설계 및 시뮬레이션에 관한 연구
한국통신학회 학술대회논문집
2018 .01
-
Bfloat16 수 체계 기반의 adder와 multiplier의 성능 분석
대한전자공학회 학술대회
2019 .11
-
ETA 정확도 향상을 위한 그래프 신경망 기반 경로단위 모델 제안
정보과학회 컴퓨팅의 실제 논문지
2024 .07
-
Implementation of Enzyme-Based Half-Adder with Complete Functionality
한국생물공학회 학술대회
2019 .04
-
Novel XNOR-based Approximate Computing for Energy-efficient Image Processors
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .10
-
그래프 신경망 기반 경로 단위 ETA 예측 모델링
한국정보과학회 학술발표논문집
2022 .12
이 논문의 저자 정보
이 논문과 함께 이용한 논문
AND 기반의 캐리 예측 신호를 활용한 근사 가산기 설계
석혜린
,
서효주
,
이정원
외 1명
대한전자공학회 학술대회
2021
.06
NTT 기반의 효율적인 다항식 곱셈기 설계
이승호
,
이동찬
,
김영민
전기전자학회논문지
2021
.03
철강제품의 출하물류 최적화에 관한 연구
김덕배
,
이수현
,
이광배
e-비즈니스연구
2023
.04
메모리 감소와 저전력을 위한 BNN 가속기의 구조 최적화
차준원
,
김영민
전자공학회논문지
2022
.08
Design and Analysis of Approximate 4-2 Compressor for Efficient Multiplication
Jahyung Gu
,
Youngmin Kim
IEIE Transactions on Smart Processing & Computing
2022
.06
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2021-569-001878866