메뉴 건너뛰기
내서재 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
윤태환 (광운대학교) 박재현 (광운대학교) 박현호 (광운대학교) 이상헌 (광운대학교) 정한울 (광운대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2022년도 대한전자공학회 하계종합학술대회 논문집
발행연도
2022.6
수록면
167 - 170 (4page)

이용수

표지
📌
연구주제
본 연구에서는 머신러닝 기반의 고장 경계 훈련을 통해 임베디드 메모리의 수율 추정 방법론을 제안한다.
📖
연구배경
SRAM은 시스템 온 칩(SoC)에서 널리 사용되는 메모리로, 최근의 반도체 공정 미세화와 복잡성 증가로 인해 수율을 높이기 위한 상세한 설계가 필요하게 되었다.
🔬
연구방법
효율적인 고장 경계 학습을 위해 Support Vector Machine(SVM)을 사용하였으며, Vth의 편차를 가우시안 분포로 모델링하고 7nm FinFET 기술을 기반으로 한 실험을 진행하였다.
🏆
연구결과
제안된 방법은 6.89%의 상대 오차로 고장 가능성을 추정하였고, BMC 방법에 비해 150배의 계산 비용을 줄일 수 있는 것으로 나타났다.
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, machine learning based failure boundary training for yield estimation of embedded memory is proposed. The proposed approach can improve the previous failure boundary based method in aspect of efficient boundary searching strategy, it is implemented with SVM. The demonstration is performed with 7nm FinFET technology, ASAP7 PDK is used. In comparison with BMC, the proposed method estimates the failure probability with 6.89% relative error, but can reduce the computational cost 150 times. In addition, when estimate extremely low probability, the required training data for failure boundary doesn’t increased.

AI 요약

연구주제

본 연구에서는 머신러닝 기반의 고장 경계 훈련을 통해 임베디드 메모리의 수율 추정 방법론을 제안한다.

연구배경

SRAM은 시스템 온 칩(SoC)에서 널리 사용되는 메모리로, 최근의 반도체 공정 미세화와 복잡성 증가로 인해 수율을 높이기 위한 상세한 설계가 필요하게 되었다.

연구방법

효율적인 고장 경계 학습을 위해 Support Vector Machine(SVM)을 사용하였으며, Vth의 편차를 가우시안 분포로 모델링하고 7nm FinFET 기술을 기반으로 한 실험을 진행하였다.

연구결과

제안된 방법은 6.89%의 상대 오차로 고장 가능성을 추정하였고, BMC 방법에 비해 150배의 계산 비용을 줄일 수 있는 것으로 나타났다.

주요내용

이 논문은 Support Vector Machine (SVM)을 활용하여 SRAM의 고장 경계를 학습하고, 기존의 수율 추정 방법과 결합하는 효율적인 접근법을 제안하며, 적은 데이터로도 정확한 수율 예측이 가능하다는 점을 강조한다.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 구현
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

강화학습을 통한 SRAM 최적 설계 자동화 방법론
김종호 ,  권오선 ,  김무찬 외 3명 대한전자공학회 학술대회 2023 .06
하드웨어 Variation을 고려한 Neuromorphic 칩 정확도 시뮬레이터 구현
우재현 ,  이상헌 ,  전인성 외 2명 대한전자공학회 학술대회 2023 .06
베이지안 학습 기반 SRAM 속도 최적화를 위한 자동 설계 기법
이준서 ,  김동호 ,  박지환 외 2명 대한전자공학회 학술대회 2023 .06
광범위 저전력 동작을 위한 차동 전류 미러 기반 레벨 시프터
정한울 전자공학회논문지 2022 .04
저전압 에스램용 선별 동작 사전 증폭 회로
정한울 전기전자학회논문지 2021 .06

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2022-569-001555819