메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
공석헌 (서울과학기술대학교) 김준형 (서울과학기술대학교) 홍슬기 (서울과학기술대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2023년도 대한전자공학회 하계학술대회 논문집
발행연도
2023.6
수록면
286 - 289 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
The use of vertically oriented 2D materials has been demonstrated for three-dimensional electronic applications. In this study, graphene was transferred along the sidewall of a dielectric. It is ossible to further scale down the channel length of the 2D material by engineering the deposited thickness of the atomic layer deposition (ALD) dielectric layer. The process integration of the proposed 2D material vertical transistor resembles that of currently commercialized transistor architecture, with a design rule of less than 20nm, implying practical usage of this form for 3D advanced FET applications.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0