메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색

논문 기본 정보

자료유형
학술저널
저자정보
한만수 (국립목포대학교)
저널정보
아태인문사회융합기술교류학회 아시아태평양융합연구교류논문지 Asia-pacific Journal of Convergent Research Interchange Vol.10 No.3
발행연도
2024.3
수록면
1 - 10 (10page)
DOI
http://dx.doi.org/10.47116/apjcri.2024.03.01

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색

초록· 키워드

오류제보하기
본 논문에서는 합성곱 신경망중에서 가장 잘 알려진 Lenet5를 HLS (high-level synthesis) 툴을 사용하여 FPGA (field programmable gate arrays)로 구현하는 방법을 소개한다. Lenet5의 FPGA 구현에는 HDL (hardware description language) 툴과 HLS 툴이 주로 사용된다. HLS는 C 코드에서 바로 FPGA로 구현되므로 개발기간이 짧지만 HDL에 비해 사용자가 할 수 있는 최적화에 한계가 있다. 본 논문에서는 Lenet5의 동작속도 향상을 위해 반복문 내의 실행문을 반복 실행하지 않고 병렬로 동시에 실행하기 위해 메모리를 복제하고 for loop문을 unrolling 하였다. For loop문을 loop unrolling하기 위해, 1차원 배열변수는 레지스터로 구현하고, 2차원 이상의 배열변수는 loop 문 반복횟수와 동일한 개수로 메모리를 여러 개로 분리하는 방법을 소개한다. 또한 일부 배열변수의 access 속도 향상을 위해 1 클록내에서 2회 access 할 수 있는 2 ports 메모리로 지정을 하는 방법을 소개한다. 본 논문에서 제안한 방법을 FPGA에 실제로 구현하고 기존의 HDL 구현 및 HLS 방법들과 성능 및 장단점을 비교한다.
#Lenet5 #FPGA #메모리복제 #병렬처리 #HLS #Lenet5 #FPGA #Memory Duplication #Parallel Processing #HLS

목차

등록된 정보가 없습니다.

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

최근 본 자료

전체보기

댓글(0)

0