메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Byoeng-Yoon Choi (Dong-Eui University)
저널정보
한국정보통신학회 INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING 2024 INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING Vo.15 No.1
발행연도
2024.1
수록면
202 - 206 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
RV32IC is 32-bit RISC-V instruction specification which can support 10bit compressed instruction set with 32-bit normal instructions. In this paper we designed an efficient instruction fetch and schedule unit (IFSU) used in RISC-V. The IFSU unit uses prefetch buffering scheme and consists of a 16-bit prefetch buffer register, 32-bit instruction register and state control circuit. The SCPI (scheduling clock per instruction) metric of IFSU unit is about 1.2, assuming that five states of control state machine in IFSU unit have equal probability. We designed RISC-V processor with the proposed IFSU unit in Verilog HDL and verified its behavior using Modelsim simulator. Because the designed IFSU has small hardware without cache memory and on-chip FIFO memory, it can be efficiently applied to RISC-V processor with RV32IC specification.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. RV321C Instruction format of RISC-V
Ⅲ. DESIGN OF INSTRUCTION FETCH AND SCHEDULE UNIT
Ⅳ. EVALUATIONS AND CONCLUSIONS
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

최근 본 자료

전체보기

댓글(0)

0