메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학술저널
저자정보
오승환 (서울과학기술대학교 지능형반도체공학과) 홍슬기 (서울과학기술대학교 지능형반도체공학과)
저널정보
한국마이크로전자및패키징학회 마이크로전자 및 패키징학회지 마이크로전자 및 패키징학회지 제31권 제3호
발행연도
2024.9
수록면
38 - 41 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색

초록· 키워드

오류제보하기
반도체 제조에서 정렬 공정은 모든 제조 공정의 기본이며, 정렬 오차는 필연적으로 발생한다. 정렬 오차는 저항 증가, 신호 지연, 열화 등의 문제를 유발할 수 있다. 본 연구에서는 금속 배선 및 본딩 구조에서 정렬 오차가 발생할때 접합면의 전기적 특성 변화에 대해 체계적으로 분석하였다. 연구 결과, 접합면의 모서리 부분에 전류 밀도가 집중되고, 특히 경계면 가운데 부분의 전류 밀도가 취약한 것을 확인할 수 있었다. 정렬 오차가 증가함에 따라 전류 경로가 재분배되어 기존에 전류가 집중되었던 특정 부분이 사라지고 접촉 면적이 증가하는 효과가 나타나, 특정 취약 부분의 저항이 감소하는 현상이 관찰되었다. 이러한 결과를 통해 본딩 접합면의 취약한 부분을 제거할 수 있는 구조적 개선 방안이 제시된다면, 기존 배선보다 저항 성능이 크게 향상된 배선을 구현할 수 있음을 시사한다. 본 연구는 정렬 오차가 전기적 특성에 미치는 영향을 명확히 규명함으로써, 반도체 소자의 전기적 성능을 최적화하고 제조 공정의 효율성을 높이는 데 중요한 기여를 할 것으로 기대된다.

목차

등록된 정보가 없습니다.

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

최근 본 자료

전체보기

댓글(0)

0