메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

김진완 (숭실대학교, 숭실대학교 대학원)

지도교수
장훈
발행연도
2014
저작권
숭실대학교 논문은 저작권에 의해 보호받습니다.

이용수3

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (3)

초록· 키워드

오류제보하기
최근 스마트폰, 태블릿 PC, SSD(Solid State Drive)의 보급률 증가로 메모리 반도체 산업시장의 규모는 지속적으로 증가하고 있다. 특히 SoC(System on Chip)시장에서 비휘발성 메모리로 플래시 메모리의 수요가 증가하고 있으며, 플래시 메모리는 NOR-형과 NAND-형으로 나누어진다. 또한 NAND-형 플래시 메모리는 저장 가능 bit수에 따라 SLC(Single Level Cell), MLC(Multi Level Cell), TLC(Triple Level Cell)로 구분이 된다. SLC NAND 플래시 메모리는 많은 연구가 진행되었지만 TLC NAND 플래시 메모리는 연구가 진행되지 않고 있다. 또한 NAND-형 플래시 메모리는 고가의 외부장비에 의존하여 테스트를 하고 있다. 따라서 본 논문은 기존에 제안된 SLC NAND 플래시 메모리 테스트 알고리즘을 TLC NAND 플래시 메모리에 맞게 알고리즘과 패턴을 수정하여 적용하고 고가의 외부 테스트 장비 없이 자체 테스트 수행이 가능한 구조를 제안한다.

목차

국문초록 ⅴ
영문초록 ⅵ
제 1 장 서론
1.1 연구 배경 및 목적
1.2 논문의 구성
제 2 장 관련연구
2.1 NAND 플래시 셀 구조
2.2 NAND-형 플래시 메모리 구조
2.3 NAND-형 플래시 메모리 고장 유형
제 3 장 본론
3.1 TLC NAND-형 플래시 메모리 고장 테스트 패턴과 알고리즘
3.1.1 TLC NAND-형 테스트 패턴
3.1.2 TLC NAND-형 March 테스트 알고리즘
3.2 제안하는 MBIST 구조
3.3 TLC NAND-March(p) 알고리즘의 FSM 구성
제 4 장 실험
4.1 제안하는 Memory BIST 정상동작 시뮬레이션
4.2 제안하는 Memory BIST 결함 발견 동작 시뮬레이션
제 5 장 결론
참고문헌

최근 본 자료

전체보기

댓글(0)

0