지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 윤광섭
- 발행연도
- 2015
- 저작권
- 인하대학교 논문은 저작권에 의해 보호받습니다.
이용수2
이 논문의 연구 히스토리 (3)
2015
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 생체 신호 처리를 위한 14비트 이상의 고 해상도를 갖는 A/D 변환기 설계를 위하여 공급 전압이 1.8V인 CMOS 델타-시그마 변조기를 설계하였다. 일반적인 생체 신호 시스템에 사용되는 A/D 변환기는 낮은 주파수 범위에서 고해상도의 성능을 요하는데, 특히 최근 활발히 연구가 진행되고 있는 임플랜터블 칩 등의 응용분야에서는 저 전력 설계가 필수 불가결한 요소로 자리하고 있다. 이러한 요구 성능을 만족시키기 위하여 사용 될 수 있는 최적의 구조는 델타-시그마 변조기 형태의 A/D변환기로 본 논문에서는 4차의 델타 시그마 변조기를 설계하였다.
본 논문에서 제안하는 4차 델타 시그마 변환기는 타임 인터리빙 기술을 이용하여 회로를 시간에 따라 재구성해 연산증폭기를 재사용하는 구조를 통해 차수에 따라 4개의 연산증폭기가 필요한 회로를 2개의 연산증폭기 만으로 구동 시키는 것이 핵심이다. 이를 통하여 기존에 증폭기를 4개 사용하던 것에 비해 소모 전력을 절반으로 줄일 수 있다.
또한 스위치드 커패시터 적분기 구조상의 특징인 샘플링 시간과 적분 시간의 동작에 따라 샘플링 커패시터의 크기를 조절함으로서 저항 성분으로부터 발생하는 열잡음인 KT/C 잡음을 감소시킬 수 있는 회로를 제안하였다.
제안한 델타-시그마 변조기는 Magna 0.18um CMOS n-well 1 폴리 6메탈 공정을 이용하여 제작되었으며 제작된 칩의 측정 결과 전력소모는 1.8V 전원 전압에서 828μW이고 샘플링 및 입력 주파수가 256KHz, 1KHz일 때 최대 SNDR은 75.7dB, DR은 81.3dB로 측정되었다. KT/C 잡음 저감 회로가 적용되지 않은 회로에서는 최대 SNDR이 72.1dB 로 측정되어 KT/C 잡음 저감 회로가 적용되었을 때 약 3dB정도의 성능 향상을 나타내었다. 회로의 FOM은 41pF/step 과 142dB로 계산되었다.
본 논문에서 제안하는 4차 델타 시그마 변환기는 타임 인터리빙 기술을 이용하여 회로를 시간에 따라 재구성해 연산증폭기를 재사용하는 구조를 통해 차수에 따라 4개의 연산증폭기가 필요한 회로를 2개의 연산증폭기 만으로 구동 시키는 것이 핵심이다. 이를 통하여 기존에 증폭기를 4개 사용하던 것에 비해 소모 전력을 절반으로 줄일 수 있다.
또한 스위치드 커패시터 적분기 구조상의 특징인 샘플링 시간과 적분 시간의 동작에 따라 샘플링 커패시터의 크기를 조절함으로서 저항 성분으로부터 발생하는 열잡음인 KT/C 잡음을 감소시킬 수 있는 회로를 제안하였다.
제안한 델타-시그마 변조기는 Magna 0.18um CMOS n-well 1 폴리 6메탈 공정을 이용하여 제작되었으며 제작된 칩의 측정 결과 전력소모는 1.8V 전원 전압에서 828μW이고 샘플링 및 입력 주파수가 256KHz, 1KHz일 때 최대 SNDR은 75.7dB, DR은 81.3dB로 측정되었다. KT/C 잡음 저감 회로가 적용되지 않은 회로에서는 최대 SNDR이 72.1dB 로 측정되어 KT/C 잡음 저감 회로가 적용되었을 때 약 3dB정도의 성능 향상을 나타내었다. 회로의 FOM은 41pF/step 과 142dB로 계산되었다.
목차
제 1 장 서 론 1제 2 장 델타-시그마 변조기의 개요 42.1 델타-시그마 변조기의 특징 42.2.1 오버샘플링 52.2.2 양자화 잡음 62.2 델타-시그마 변조기의 연구 현황 7제 3 장 제안하는 KT/C 잡음 저감 회로를 적용하고 증폭기수를 반감시킨 델타-시그마 변조기 설계 133.1 제안하는 델타-시그마 변조기 구조 133.2 KT/C 잡음 저감 회로 설계 193.3 클럭 발생기 회로설계 223.4 연산 증폭기 설계 273.4.1 폴디드 캐스코드 연산 증폭기 설계 273.4.2 공통 모드 귀환 회로 설계 333.5 래치 비교기 설계 343.6 KT/C 잡음 저감 회로를 적용하고 증폭기수를 반감시킨 델타-시그마 변조기 설계 37제 4 장 실험 결과 및 고찰 394.1 제안한 델타-시그마 변조기의 모의실험 결과 394.1.1 선 모의실험 결과 394.1.2 후 모의실험 결과 434.2 제작된 칩의 측정 결과 45제 5 장 결 론 52참고문헌 53
최근 본 자료
댓글(0)
0