지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 윤광섭
- 발행연도
- 2015
- 저작권
- 인하대학교 논문은 저작권에 의해 보호받습니다.
이용수2
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 인체에 이식하여 뉴런신호의 정보를 얻는 무선 생체신호 처리에 적용 가능한 A/D 변환기를 설계하였다. 무선 생체신호 처리용 A/D 변환기는 잡음이 많은 생체신호처리를 위해 고 해상도의 디지털 출력이 필요하고, 무선 이식을 위해 전력소모의 최소화가 요구된다.
이러한 이유로 본 논문에서는 2단 플래시 A/D 변환기를 이용한 저 전력 CMOS 플래시-SAR A/D 변환기를 제안한다. 전체 회로 구조는 상위 2비트의 coarse A/D 변환기로는 고속 플래시 ADC, 하위 8비트의 fine A/D 변환기로는 저 전력 SAR ADC로 구성되어서 데이터 변환을 위해 사용되는 클럭 주기 수를 감소시켜 변환속도를 향상시켰다. 또한 하위 8비트를 SAR 논리회로와 캐패시터 D/A변환기를 이용하여 회로를 설계하였다.
Coarse A/D 변환기로 사용된 2비트 플래시 A/D 변환기에는 2단 비교기열을 사용하여, 첫 번째 단은 MSB를 결정함과 동시에 두 번째 단에서 사용할 비교기를 정하는 신호 검출기 역할을 하여 일반적인 2비트 플래시 A/D 변환기에서는 변환 시 총 3개의 비교기가 사용되지만, 제안된 기법으로 변환 시 총 2개의 비교기만을 사용하여 33%의 전력 손실을 감소시켰다. Fine A/D 변환기로 사용된 SAR A/D 변환기에서는 Split 캐패시터를 사용하여 회로의 면적을 줄이고, 전체 캐패시턴스가 낮아져 동적 전력 소모를 낮추고 변환 속도를 높였다.
설계한 10비트 2MS/s A/D 변환기는 Magna/Hynix 0.18㎛ CMOS 1Poly 6Metal 공정으로 제작되었으며 모의실험 결과 1V 아날로그 공급전압, 1.8V 디지털 공급전 그리고 1kHz의 아날로그 정현파 입력신호에 대해 최대 샘플링 주파수 2MHz에서 136의 전력소모와 9.16비트 이상의 ENOB를 보였다. 120fJ/step의 FoM을 갖는 제안된 플래시-SAR ADC는 저전력 SoC에 적용될 수 있을 것으로 기대된다.
이러한 이유로 본 논문에서는 2단 플래시 A/D 변환기를 이용한 저 전력 CMOS 플래시-SAR A/D 변환기를 제안한다. 전체 회로 구조는 상위 2비트의 coarse A/D 변환기로는 고속 플래시 ADC, 하위 8비트의 fine A/D 변환기로는 저 전력 SAR ADC로 구성되어서 데이터 변환을 위해 사용되는 클럭 주기 수를 감소시켜 변환속도를 향상시켰다. 또한 하위 8비트를 SAR 논리회로와 캐패시터 D/A변환기를 이용하여 회로를 설계하였다.
Coarse A/D 변환기로 사용된 2비트 플래시 A/D 변환기에는 2단 비교기열을 사용하여, 첫 번째 단은 MSB를 결정함과 동시에 두 번째 단에서 사용할 비교기를 정하는 신호 검출기 역할을 하여 일반적인 2비트 플래시 A/D 변환기에서는 변환 시 총 3개의 비교기가 사용되지만, 제안된 기법으로 변환 시 총 2개의 비교기만을 사용하여 33%의 전력 손실을 감소시켰다. Fine A/D 변환기로 사용된 SAR A/D 변환기에서는 Split 캐패시터를 사용하여 회로의 면적을 줄이고, 전체 캐패시턴스가 낮아져 동적 전력 소모를 낮추고 변환 속도를 높였다.
설계한 10비트 2MS/s A/D 변환기는 Magna/Hynix 0.18㎛ CMOS 1Poly 6Metal 공정으로 제작되었으며 모의실험 결과 1V 아날로그 공급전압, 1.8V 디지털 공급전 그리고 1kHz의 아날로그 정현파 입력신호에 대해 최대 샘플링 주파수 2MHz에서 136의 전력소모와 9.16비트 이상의 ENOB를 보였다. 120fJ/step의 FoM을 갖는 제안된 플래시-SAR ADC는 저전력 SoC에 적용될 수 있을 것으로 기대된다.
목차
제 1 장 서론 1제 2 장 아날로그/디지털 변환기 개요 32.1 A/D 변환기의 배경 32.1.1 양자화 오차 32.1.2 변환 시간 62.2 SAR A/D 변환기 92.2.1 SAR A/D 변환기의 구조 및 기본 동작 원리 92.2.2 SAR A/D 변환기의 특징 92.2.3 Charge-Redistribution SAR A/D 변환기의 동작원리 112.3 플래시 A/D 변환기 152.4 파이프라인 A/D 변환기 192.4.1 파이프라인 A/D 변환기의 구조 및 동작원리 19제 3 장 저 전력 10비트 플래시-SAR A/D 변환기 설계 233.1 일반적인 SAR A/D 변환기 구조 233.2 일반적인 플래시 A/D 변환기 구조 243.3 제안하는 플래시-SAR A/D 변환기 구조 263.4 아날로그 회로 설계 293.4.1 2단 비교기열을 사용한 2비트 플래시 A/D 변환기 293.4.2 캐패시터 D/A 변환기 323.4.3 저항열 353.5 디지털 회로 설계 373.5.1 래치 비교기 373.5.2 SAR 논리회로 40제 4 장 실험 결과 및 고찰 434.1 제안하는 저 전력 10비트 플래시-SAR A/D변환기 434.1.1 2비트 플래시 A/D 변환기의 선정 434.1.2 모의실험 결과 44제 5 장 결론 48참고문헌 49
최근 본 자료
댓글(0)
0