지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 정윤호
- 발행연도
- 2018
- 저작권
- 한국항공대학교 논문은 저작권에 의해 보호받습니다.
이용수3
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
드론 또는 무인기의 정밀 자세제어를 위해서는 정확한 고도계가 필수적이며, 지상으로부터의 고도측정 정확도로 인해 레이다 고도계가 일반적으로 사용된다. 크기, 무게 및 전력소모 등에 제한으로 인해, 드론에 장착 가능한 레이다 고도계는 PD (pulse Doppler) 방식에 비해 낮은 복잡도를 갖는 FMCW (frequency modulated continuous wave) 방식이 적절하며, 특히, 짧은 송신시간으로 인해 드론 자체 움직임 (ego-motion)에 대응 가능한 fast-ramp FMCW 레이다가 보편적으로 활용된다. 이에, 본 논문에서는 fast-ramp FMCW 레이다 시스템을 위한 드론 고도 측정용 레이다 신호처리 프로세서 (RSP; radar signal processor)의 설계 및 구현 결과를 제시한다. 설계된 RSP는 Verilog-HDL을 이용하여 RTL 설계 후, Altera Cyclone-IV FPGA device를 활용하여 구현 및 검증되었다. 구현 결과, 총 27,523의 logic elements, 15,798개의 register, 138 Kbits의 memory로 구현 가능하며, 50MHz의 동작주파수로 100Hz의 실시간 고도측정이 가능함이 확인되었다.
목차
목 차요 약 ⅰ목 차 ⅱ그림목록 ⅳ표 목 록 ⅵ약어목록 ⅶ제1장 서 론 (Introduction)1.1 연구의 배경 및 필요성 11.2 논문의 구성 2제2장 레이다 알고리즘2.1 FMCW 레이다의 Specification 32.2 레이다 신호처리 알고리즘 42.3 성능평가 7제3장 제안된 레이다 신호처리 프로세서의 하드웨어 구조3.1 제안된 레이다 신호처리 프로세서의 구조 및 동작 원리 83.1.1 제안된 레이다 신호처리 프로세서의 구조 83.1.2 제안된 레이다 프로세서의 동작 원리 113.1.3 Clock Analysis 143.2 제안된 레이다 신호처리 프로세서의 블록별 구조 153.2.1 Low Pass Filter 153.2.2 Clutter Removal Unit 173.2.3 DC Removal Unit 203.2.4 Hamming Windowing Unit 223.2.5 Scaling Unit 243.2.6 FFT 프로세서 293.2.7 CFAR Unit 34제4장 하드웨어 설계 및 검증결과4.1 고정 소수점 설계 374.1.1 Criterion 374.1.2 고정 소수점 설계 & 성능 평가 384.2 Logic Simulation 404.2.1 Verification Step 404.2.2 Behavioral/Post Simulation 414.3 Implementation Results 474.3.1 FPGA-Based Implementation Results 474.3.2 verification 494.3.3 레이다 RF 트랜시버 모듈 연동 실험 결과 50제5장 결 론 53참 고 문 헌 54SUMMARY 56
최근 본 자료
댓글(0)
0