메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

김재억 (경북대학교, 경북대학교 대학원)

지도교수
박홍식.
발행연도
2018
저작권
경북대학교 논문은 저작권에 의해 보호받습니다.

이용수15

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
그래핀은 탄소원자들이 육각형 구조로 평면을 따라 배열된 형태의 이차원 물질로, 그 전기적, 광학적, 기계적 특성이 뛰어나 다양한 분야에 적용하기 위한 노력들이 이루어지고 있다.그래핀을 합성하기 위한 많은 방법들이 개발되어 왔으며, 대표적으로는 기계적 박리법, 화학적 박리법, 에피택셜 합성법, 그리고 화학기상증착법 등이 있다. 그 중에서도 화학기상증착법은 낮은 비용으로 대면적의 그래핀을 합성할 수 있고, 합성된 그래핀을 다른 기판에 전사하는 것이 용이하여 그래핀 기반 전자소자를 제작하는 데에 있어 널리 사용되는 기술이지만, 합성 과정에서 그래핀이 다결정 구조를 형성하게 된다. 다결정 구조 그래핀의 경우 단결정 그래핀보다 전기적, 기계적 특성이 상대적으로 낮게 나타난다.
다결정 구조의 그래핀에서는 캐리어의 전달 특성이 그래핀 grain 내부에서의 scattering과 grain boundary에서의 scattering에 의해 제한을 받으며, 일반적으로 grain boundary에서의 scattering이 더 크게 전달 특성을 떨어트린다. 이러한 캐리어 전달 특성을 해석할 수 있는 모델들이 기존에 연구되었으나, 해당 모델들은 macroscopic scale의 device에서만 적용이 가능했다. 기존 모델들의 경우 다결정 구조의 그래핀이 channel의 모양 및 크기에 상관없이 면 저항이 동일하다고 가정하고 있으나, channel length가 그래핀의 평균 grain 크기보다 작다면 면 저항 또한 감소할 수 있다. 뿐만 아니라 기존 모델들의 경우 다결정 구조 그래핀의 캐리어 전달 특성을 해석하기 위해서, 별도의 공정을 이용하여 그래핀의 평균 grain 크기를 사전에 측정해야 하며 최소한 2가지의 평균 grain 크기를 가지는 다결정 구조 그래핀 샘플이 필요하다는 단점을 가지고 있다.
본 연구에서는 다결정 구조 그래핀의 전기적 특성을 보다 정확하게 분석할 수 있는 방법을 제안한다. 시뮬레이션 및 실제 TLM 측정 결과, channel length가 평균 grain 크기보다 작아질 경우 다결정 구조 그래핀의 면 저항이 감소하는 경향을 보이는 것을 확인했다. 이러한 경향을 분석하기 위해 customized logistic 함수를 이용하였으며, 이를 통해 다결정 구조 그래핀의 평균 grain 크기, grain 내부에서의 scattering으로 인한 저항 및 grain boundary 에서 scattering으로 인한 저항을 동시에 추출할 수 있었으며 상당히 높은 정확도를 보였다. 본 방법은 추후 그래핀 뿐만 아니라 다른 이차원 다결정 구조를 가지는 물질들의 전기적 특성을 해석하기 위한 강력한 도구가 될 수 있을 것이다.

목차

1. INTRODUCTION 1
2. BACKGROUND 2
2.1 Methods for graphene synthesis 2
2.1.1 Mechanical exfoliation of graphite 3
2.1.2 Reduction of graphene oxide sheets 3
2.1.3 Graphitization of silicon carbide 3
2.1.4 Chemical vapor deposition using transition metal substrates 4
2.2 Probing graphene grain boundaries 5
2.2.1 Spectroscopic Raman mapping 5
2.2.2 UV/ozone treatment and optical microscopy 5
2.3 Degradation of electrical properties at graphene grain boundaries 6
2.3.1 Studies of individual graphene grain boundary 6
2.3.2 One dimensionally approximated model 6
3. SIMULATION OF ELECTRICAL RESISTANCE OF POLYCRYSTALLINE GRAPHENE 8
3.1 Generation of polycrystalline structure for simulation 8
3.2 Parallel calculation of electrical resistance of polycrystalline graphene . 10
4. FABRICATION OF GRAPHENE FIELD EFFECT TRANSISTOR 12
4.1 Copper foil flattening by electropolish treatment 12
4.2 Graphene growth by chemical vapor deposition 14
4.3 Transfer of graphene layer on SiO2/Si substrate 16
4.4 Graphene FET fabrication 17
5. RESULTS AND DISCUSSION 19
5.1 Effect of electropolish treatment on the grain size of graphene 19
5.1.1 Surface profiles of copper foils 19
5.1.2 Evaluation of the graphene grain size 22
5.2 Effect of graphene grain size on the sheet resistance 24
5.2.1 Simulation results 24
5.2.2 Practical measurement results 24
5.3 Simultaneous evaluation of average grain size, grain sheet resistance and grain boundary resistivity of polycrystalline graphene 27
5.3.1 Method for evaluation 27
5.3.2 Parameter extraction from results of simulation and measurement 32
6. CONCLUSION 35
7. REFERENCE 36

최근 본 자료

전체보기

댓글(0)

0