동기식 순서논리회로의 자동시험패턴생성 ( Automatic Test Pattern Generation of Synchronous Sequential Circuit )

안광선 ,  김명수 ,  박세명

특정연구 결과 발표회 논문집

1989 .01

Computer Aided Design of Sequential Logic Circuits (Case of Synchronous Sequential Logic Circuits)

金敬植 ,  趙東燮 ,  黃熙隆

전기학회논문지

1984 .04

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

특정연구 결과 발표회 논문집

1988 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

한국통신학회 학술대회논문집

1988 .01

Test Generation for Sequential Circuits

Dong Ho Lee

대한전자공학회 학술대회

1994 .07

순서다직논리회로의 파장이론에 관한 연구 ( A Study on the Expanded Theory of Sequential Multiple-valued Logic Circuit )

이동렬 ,  최승철

한국통신학회논문지

1987 .12

비동기식 회로 설계 기술

오명훈 ,  김영우 ,  신치훈 외 1명

[ETRI] 전자통신동향분석

2009 .12

동기 다치논리 순차회로 구성 이론

박춘명 ,  성현경 ,  강성수 외 1명

대한전자공학회 학술대회

1986 .12

동기 다치논리 순차회로 구성 이론 ( A Construction Theory of Synchronous Multiple-Valued Logic Sequential Circuits )

박춘명 ,  성현경 ,  강성수 외 1명

대한전자공학회 학술대회

1986 .01

측정이 쉬운 순서 논리회로의 설계에 관한 연구 ( A Study on the Design for the Easily Testable Sequential Circuits )

김연숙 ,  김용득

대한전자공학회 학술대회

1983 .01

An Automatic Test Pattern Generator for Sequential Circuits with Three-State Elements

Beom Ik Cheon ,  Walte ,  Anheie 외 2명

ICVC : International Conference on VLSI and CAD

1997 .01

회로 분할에 의한 순차회로의 테스트생성 ( Test Generation for Sequential Circuits Based on Circuit Partitioning )

최호용

전자공학회논문지-C

1998 .04

Built-In Self Test 방식에 의한 순서회로의 설계 ( Design of Sequential Circuit Using Built-In Self Test Method )

노승용 ,  임인칠

전자공학회논문지

1987 .09

VLSI시스템의 동기식과 비동기식 제어회로의 동작해석 ( Performance analysis of synchronous and asynchronous control circuits in VLSI systems )

조경록

한국통신학회 학술대회논문집

1993 .01

디스플레이 테스트를 위한 패턴 생성 회로 설계

조경연

대한전자공학회 학술대회

2003 .07

회로 분할에 의한 대규모 순차회로의 테스트 생성 ( Test Generation for large Scale Sequential Circuits Based on Circuit Partitioning )

최호용 ,  정용군

한국통신학회 학술대회논문집

1997 .01

15V 논리를 이용한 비동기 회로 시험패턴생성

김도형 ,  홍성제

한국정보과학회 학술발표논문집

1993 .10

논리값 제약을 갖는 스캔 설계 회로에서의 자동 시험 패턴 생성 ( A Method to Generate Test Patterns for Scan Designed Logic Circuits under Logic Value Constraints )

박은세

전자공학회논문지-A

1994 .02

시이컨셜회로 구현에 관한 연구

박춘명

대한전자공학회 학술대회

2012 .11

동기식 이더넷 시스템에서 가변길이 동기식 패킷 전달 방식

조재헌 ,  이태진 ,  윤종호

한국통신학회 학술대회논문집

2010 .02