Built-In 방식을 이용한 순서논리 회로의 Testable Design ( Testable Design of Sequential circuit using Built-In Test Technique )

정준모 ,  한석붕 ,  이재민 외 1명

대한전자공학회 학술대회

1985 .01

테스트 용이한 논리회로 합성 시스템 개발

이영호

대한전자공학회 학술대회

1996 .07

테스트 용이한 논리회로 합성 시스템 개발 ( Development of a synthesis system for testable circuits )

이영호

대한전자공학회 토론회

1996 .01

오동작 측정이 쉬운 논리회로의 설계방식 연구 ( A Study on Design Method for the Testable Digital Systems )

김용득

전자공학회지

1981 .06

부가회로가 간단한 PLA의 Testable Design ( An Easily Testable Design of PLA`s with Simple Additional Circuits )

김은성 ,  임인칠

대한전자공학회 학술대회

1984 .01

Testable Design

홍성제

CAD기술특강

1991 .01

순서다직논리회로의 파장이론에 관한 연구 ( A Study on the Expanded Theory of Sequential Multiple-valued Logic Circuit )

이동렬 ,  최승철

한국통신학회논문지

1987 .12

100 % 결함 검출 가능한 회로의 합성 ( Synthesis of 100 % Testable Circuits )

이귀상

대한전자공학회 학술대회

1992 .01

Built-In Self Test 방식에 의한 순서회로의 설계 ( Design of Sequential Circuit Using Built-In Self Test Method )

노승용 ,  임인칠

전자공학회논문지

1987 .09

Delay Testing의 용이성을 고려한 Sequential PLA의 Testable Design ( Testable Design of Sequential PLA ` s Including Delay Testing )

이종철 ,  임인칠

대한전자공학회 학술대회

1984 .01

시이컨셜회로 구현에 관한 연구

박춘명

대한전자공학회 학술대회

2012 .11

테스트가 용이한 CMOS 순서 PLA의 설계

이종철 ,  임재윤 ,  한석붕 외 2명

대한전기학회 학술대회 논문집

1987 .07

테스트가 용이한 순서 CMOS PLA의 설계 ( Design of Easily Testable CMOS Sequential PLAs )

이종철 ,  임재윤 ,  한석붕 외 2명

대한전자공학회 학술대회

1987 .07

Computer Aided Design of Sequential Logic Circuits (Case of Synchronous Sequential Logic Circuits)

金敬植 ,  趙東燮 ,  黃熙隆

전기학회논문지

1984 .04

Computer-Aided Design of Sequential Logic Circuits (Case of Asynchronous Sequential Logic Circuits)

金炳喆 ,  趙東燮 ,  黃熙隆

전기학회논문지

1984 .02

테스트가 용이한 순서 CMOS PLA의 설계 ( Testable Design of Sequential NMOS PLAs )

정수성 ,  이철원 ,  한석붕 외 2명

대한전자공학회 학술대회

1987 .07

동기식 순서논리회로의 자동시험패턴생성 ( Automatic Test Pattern Generation of Synchronous Sequential Circuit )

안광선 ,  김명수 ,  박세명

한국통신학회 학술대회논문집

1989 .01

동기식 순서논리회로의 자동시험패턴생성 ( Automatic Test Pattern Generation of Synchronous Sequential Circuit )

안광선 ,  김명수 ,  박세명

특정연구 결과 발표회 논문집

1989 .01

다중고장 검출이 가능하고 부가회로가 적은 Testable PLA 의 설계 ( A Testable PLA`s Design for Multiple Faults with Low Overhead )

이재민 ,  김은성 ,  임인칠

대한전자공학회 학술대회

1985 .01

Testable Design for Domino CMOS Circuits

Suk Boong Han ,  In Chil Lim

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1986 .01