지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
Ⅰ. 서론
Ⅱ. PLL 개발 현황
Ⅲ. PLL Architecture 및 설계기술 분석
Ⅳ. Small signal analysis
Ⅴ. Charge pump PLL [CP PLL]
Ⅵ. PFD의 Dead Zone
Ⅶ. Jitter
Ⅷ. DLL의 설계기술
Ⅸ. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Clock Recovery를 위한 Charge Pump Pll의 설계 ( Design of Charge Pump PLL for Clock Recovery )
대한전자공학회 학술대회
1996 .07
A Design of the PLL for Clock Recovery in MPEG Systems
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
작은 지터를 가지는 2단 구조의 혼성모드 DLL
대한전자공학회 학술대회
2006 .06
가변 클록 발생을 위한 DLL 주파수 합성기
한국정보통신학회논문지
2004 .10
PLL을 이용한 클럭발생기의 설계
대한전자공학회 학술대회
1997 .11
PLL을 이용한 클럭발생기의 설계 ( A Design of a PLL-based Clock Generator )
대한전자공학회 학술대회
1997 .11
A 0.12㎓-1.4㎓ DLL-based Clock Generator with a Multiplied 4-phase Clock Using a 0.18㎛ CMOS Process
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2006 .12
A 1.7 Gbps DLL-Based Clock Data Recovery for a Serial Display Interface in 0.35-μm CMOS
[ETRI] ETRI Journal
2012 .02
A Delay-Locked Loop ( DLL ) for On-Chip Clock Driver
대한전자공학회 학술대회
1998 .01
Mpeg-2 시스템의 클럭 복원을 위한 Pll의 구현 ( A Implementation of the Pll for Mpeg-2 System Clock Recovery )
대한전자공학회 학술대회
1995 .01
PLL ICs for Wireless Communications
대한전자공학회 기타 간행물
2001 .11
소프트웨어 GPS 수신기에서의 벡터 DLL 구현과 성능 분석
정보 및 제어 논문집
2008 .04
저 전력 클록 합성기 PLL 설계
대한전자공학회 학술대회
2005 .05
최신 PLL IC장치의 소개
전자공학회잡지
1976 .12
BCI 테스트를 사용한 DLL의 전자기적 내성평가
대한전자공학회 학술대회
2014 .11
고속 메모리동작을 위한 디지털 DLL회로 설계 ( A Design of Digital DLL Circuits For High-Speed Memory )
전자공학회논문지-SD
2000 .07
MPEG-2 시스템 클럭 복원을 위한 디지털 PLL 구현 ( Implementation of Digital PLL For MPEG-2 System Clock Recovery )
대한전자공학회 학술대회
1996 .01
A High-Resolution Dual-Loop Digital DLL
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
고주파 Clock 발생기용 PLL을 위한 새로운 구조의 전류 모드 Charge-Pump 회로의 설계
한국통신학회 학술대회논문집
1998 .07
0