메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Jongsun Kim (Hongik University) Sang-woo Han
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.16 No.4
발행연도
2016.8
수록면
520 - 527 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
A new dual-loop digital delay-locked loop (DLL) using a hybrid (binary + sequential) search algorithm is presented to achieve both wide-range operation and high delay resolution. A new phase-interpolation range selector (PIRS) and a variable successive approximation register (VSAR) algorithm are adopted to resolve the boundary switching and harmonic locking problems of conventional digital DLLs. The proposed digital DLL, implemented in a 0.18-㎛ CMOS process, occupies an active area of 0.19 ㎟ and operates over a wide frequency range of 0.15–1.5 ㎓. The DLL dissipates a power of 11.3 ㎽ from a 1.8 V supply at 1 ㎓. The measured peak-to-peak output clock jitter is 24 ㎰ (effective pk-pk jitter = 16.5 ㎰) with an input clock jitter of 7.5 ㎰ at 1.5 ㎓. The delay resolution is only 2.2 ㎰.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED DUAL-LOOP DIGITAL DLL ARCHITECTURE
Ⅲ. BOUNDARY SWITCHING PROBLEM OF A DIGITAL DLL
Ⅳ. EXPERIMENTAL RESULTS
Ⅳ. CONCLUSION
REFERENCES

참고문헌 (12)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2017-569-001108942