지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2004.11
- 수록면
- 53 - 59 (7page)
이용수
초록· 키워드
오류제보하기
본 논문은 3차원 연결선 모형을 이용하여 효율적으로 회로 연결선에 기생하는 커패시턴스 성분을 추출하는 방법을 제안한다. 제안한 방법은 경험식에 의한 방법 중 2차원 연결선 모형의 커패시턴스를 추출하는 알고리즘을 이용하여 수행시간을 개선하였고, 정확도의 오차를 줄이기 위하여 3차원 커패시턴스 추출에서 이용되는 모형화 방법을 적용하였다. 이 방법은 FastCap을 이용하여 실험한 결과와 비교하면 1.8％의 오차 범위에서 952배의 시간 이득을 얻을 수 있다. 제안한 방법은 VLSI 시스템의 칩 내 외부 연결선의 전기적 변수 추출에 효과적으로 이용될 수 있을 것이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 기존 커패시턴스 추출법
Ⅲ. 효율적인 커패시턴스 추출 방법
Ⅳ. 구현 및 실험 결과
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (7)
참고문헌 신청
[학술지(정기간행물)] - J. Quin. S. Pullela / dec.1994. / Modeling the Effective Capacitance for the RC interconnect of CMOS Gates 13
[학술지(정기간행물)] - A. Seidl / 1988. / CAPCAL-A 3D Capacitance Solver for Support CAD systems IEEE Trans. Computer -Aided Design of Integrated Circuits and Systems 7 : 549 ~ 556
[학술지(정기간행물)] - P. Benedeck / 1976. / Capacitances of a Planar Multcon -ductor Configuration a Dielectric Substrate by a Mixed Order Finite-element Method cas-23 : 279 ~ 283
[학술지(정기간행물)] - Q. Ning / 1987. / Capacitance Coefficients for VLSI Multilevel Metallization lines ed-34 : 644 ~ 649
[학술지(정기간행물)] - K. Nabors / nov.1991. / IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems 10
[학술지(정기간행물)] - A. Seidl / 1988. / CAPCAL-A 3D Capacitance Solver for Support CAD systems IEEE Trans. Computer -Aided Design of Integrated Circuits and Systems 7 : 549 ~ 556
[학술지(정기간행물)] - P. Benedeck / 1976. / Capacitances of a Planar Multcon -ductor Configuration a Dielectric Substrate by a Mixed Order Finite-element Method cas-23 : 279 ~ 283
[학술지(정기간행물)] - Q. Ning / 1987. / Capacitance Coefficients for VLSI Multilevel Metallization lines ed-34 : 644 ~ 649
[학술지(정기간행물)] - K. Nabors / nov.1991. / IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems 10
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
밀결합 전송선 상에서 전력 저감을 위한 코드워드 생성 기법
전자공학회논문지-SD
2011 .11
-
복잡한 다층 VLSI 배선구조에서의 효율적인 신호 무결성 검증 방법
전자공학회논문지-SD
2002 .03
-
가변 분할을 적용한 유한 요소법에 의한 3차원 모형의 효율적인 커패시턴스 추출 방법
전기학회논문지 C
2003 .03
-
연결선 전류계산 모형에서의 최적 세그먼트 수를 결정하기 위한 실험적 가이드라인
대한전자공학회 학술대회
2009 .05
-
Input Driven MLP의 직접 연결선을 이용한 연결선의 축소 방법
한국정보과학회 학술발표논문집
1994 .10
-
VLSI 회로연결선의 효율적 해석을 위한 거시 모형 ( Macromodels for Efficient Analysis for VLSI Interconnects )
전자공학회논문지-C
1999 .05
-
회로 연결선 성능 데이터베이스를 이용한 소자설계 도구
대한전자공학회 학술대회
1997 .06
-
회로 연결선 성능 데이터베이스를 이용한 소자 설계 도구 ( Design and analysis Tool Using Interconnect Performance Database )
대한전자공학회 학술대회
1997 .07
-
VLSI 회로 연결선의 동적 전력 소모 계산법
전자공학회논문지-SD
2004 .02
-
입력구동 MLP의 직접 연결선을 이용한 연결선 축소 방법
정보과학회논문지(B)
1996 .05
-
다층 배선에서의 Quasi-3D 커패시턴스 추출
대한전자공학회 학술대회
1999 .11
-
VLSI 전송선로에서의 커패시턴스의 3차원 계산 ( Three Dimensional Calculation of Capacitance for VLSI Interconnection Line )
전자공학회논문지-A
1992 .07
-
선형 N-port 망의 무조건적 안정도를 위한 실질적 시험조건
정보과학회논문지(A)
1996 .07
-
가변 분할을 적용한 유한 요소법에 의한 커패시턴스 추출
대한전자공학회 학술대회
2001 .06
-
연결선에 기인한 시간지연의 정확한 모델 및 실험적 검증 ( A New Accurate Interconnect Delay Model and Its Experiment Verification )
전자공학회논문지-SD
2000 .09
-
연결선의 완벽한 진단을 위한 테스트 패턴의 생성 ( A New Complete Diagnosis Patterns for Wiring Interconnects )
전자공학회논문지-A
1995 .09
-
커패시턴스 오차가 아날로그 디지털 변환의 정확도에 미치는 영향 ( Effect of Capacitance Error on the A/D Conversion Accuracy )
전자공학회지
1985 .09
-
RLC 연결선의 축소모형을 이용한 지연시간 계산방법
전기학회논문지 C
2005 .08
-
데이타 경로 합성에서의 연결선 최적화를 위한 다중포트 메모리 할당 알고리즘
정보과학회논문지 : 시스템 및 이론
2000 .09
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014400298