메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-SD 전자공학회논문지 SD편 제41권 제12호
발행연도
2004.12
수록면
67 - 74 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
AES 는 인터넷 프로토콜의 대칭키 보안 알고리즘으로 널리 사용된다. 우선 내장형 시스템들이 정점 더 전통적인 유선 네트워크 프로토콜을 많이 사용하고 있으므로 이들 무선 내장형 시스템을 위한 저비용 AES 알고리즘 구현은 매우 중요하다 가장 기본적인 AES 아키텍처는 키 스케줄을 포함하여 20개의 S-box 를 사용하는 하나의 cipher 라운드로 구생되어 있다 암호화는 동일한 라운드를 반복하여 완료된다. 근래에 이 방법의 구현 비용을 더욱 줄이기 위하여 오직 8 개의 S-box 만 사용하는 folded architecture 가 제안되었다. 본 논문에서는 folded architecture 를 이용하여 무선 통신 기술을 위한 저비용 AES 구현 구조에 대 하여 연구한다. 먼저 folded architecture 를 개선하여 16 바이트의 추가적인 상태 메모리 사용을 줄였다 구현 비용을 더욱 줄이 기 위하여 데이터 암호화에 하나의 S-box 만 사용하는 single byte architecture 를 구현하였다. Single byte architecture 는 암호화에 352 클록이 소요된다. FPGA 구현 시 최대 동작 주파수는 40MHz 에 도달하였다. 따라서 암호화 속도는 13Mbps 이상으로 3G 무선통신에 충분하다.

목차

요약

Abstract

Ⅰ. 서론

Ⅱ. 본론

Ⅲ. 실험결과

Ⅳ. 결론

참고문헌

저자소개

참고문헌 (12)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-014435373