지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers Journal of Electrical Engineering and Information Science Journal of Electrical Engineering and Information Science Vol.3 No.1
- 발행연도
- 1998.2
- 수록면
- 8 - 13 (6page)
이용수
초록· 키워드
오류제보하기
Often ESOP(Exclusive Sum of Products) expressions provide more compact representations of logic functions and implemented circuits are known to be highly testable. Motivated by the merits of using XOR(Exclusive-OR) gates in circuit design, ESOP(Exclusive Sum of Products) expressions are considered as the input to the logic synthesis for random pattern testability. The problem of interest in this paper is whether ESOP expressions provide better random testability than corresponding SOP expressions of the given function. Since XOR gates are used to collect product terms of ESOP expressions, fault propagation is not affected by any other product terms in the ESOP expression. Therefore the test set for a fault in ESOP expressions becomes larger than that of SOP expressions, thereby providing better random testability. Experimental results show that in many cases. ESOP expressions require much less random patterns compared to SOP expressions.
목차
Abstract
Ⅰ. Introduction
Ⅱ. Test Generation of AND/XOR Circuits
Ⅲ. Effects of ESOP Representations on Random Testability
Ⅳ. Experimental Results
Ⅴ. Conclusions
Acknowledgements
Reference
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Random Pattern Testability of AND/XOR Circuits
Journal of Electrical Engineering and information Science
1998 .02
-
Design for Testability
한국통신학회 워크샵
1986 .01
-
Testability를 이용한 검사패턴 생성에 관한 연구 ( A Study on the Test Pattern Generation Using Testability )
대한전자공학회 학술대회
1990 .07
-
AND/OR/EXOR 표현을 이용한 LUT-type FPGA의 논리합성
정보과학회논문지(A)
1998 .02
-
Design for Testability를 위한 검사방식
전자공학회지
1992 .01
-
IDDQ Testability Analysis Using Random Test Vectors
ICVC : International Conference on VLSI and CAD
1997 .01
-
신호선의 상관관계를 고려한 개선된 테스트용이도 분석 알고리즘
한국산학기술학회 논문지
2003 .03
-
Testability of Supply Current Test in an AGC Circuit
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
고 Testability를 위한 Domino CMOS회로의 설계 ( On Designing Domino CMOS Circuits for High Testability )
한국통신학회논문지
1994 .03
-
Testability를 높이기 위한 Sea-of-Gates 구조에 관한 연구 ( A Study on the Sea-of-Gates Structure to Enhance Testability )
대한전자공학회 학술대회
1992 .01
-
검증 테스팅을 위한 새로운 설계방법 ( A New Design Method for Verification Testability )
전자공학회논문지-A
1992 .04
-
학습 정보를 이용한 테스트 용이도 척도의 계산
전자공학회논문지-SD
2004 .05
-
순차회로를 위한 검사성 분석법의 확장 ( An Extension of Testability Analysis for Sequential Circuits )
전자공학회논문지-A
1995 .04
-
논리계통의 회로측정방식 연구 ( Testability measurement for the digital systems )
대한전자공학회 학술대회
1980 .01
-
Testability Enhancement in IDDQ Environment
CAD 및 VLSI 설계연구회지
1995 .01
-
개선된 테스트 용이화를 위한 점진적 개선 방식의 데이타 경로 합성 알고리즘
정보과학회논문지 : 시스템 및 이론
2002 .06
-
디지탈 시스템의 회로측정 평가방식에 관한 연구 ( A Study on a Testability Evaluation Method for the Digital System )
전자공학회지
1981 .10
-
Hybrid Design For Testability Combining Scan and Clock Line Control and Method For Test Generation
대한전자공학회 학술대회
1995 .07
-
Hybrid Design For Testability Combining Scan and Clock Line Control and Method For Test Generation
대한전자공학회 토론회
1995 .01
-
Testability of Current Testing for Open Faults Undetected by Functional Testing in TTL Combinational Circuits
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017765601