지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 1990.7
- 수록면
- 347 - 350 (4page)
이용수
이 논문의 연구 히스토리 (5)
1990
Net-list를 이용한 조합 논리 회로의 의사-전체검사 패턴생성에 관한 연구
김진문
,
이강현
,
박종백
외 1명
대한전자공학회 학술대회
1990.11
학술대회자료
Net-list를 이용한 조합 논리 회로의 의사-전체검사 패턴생성에 관한 연구 ( A Study on the Pseudo-exhaustive Test Pattern Generation of Combinational Logic Circuits Using the Net-list )
김진문
,
이강현
,
박종백
외 1명
대한전자공학회 학술대회
1990.11
학술대회자료
Testability를 이용한 검사패턴 생성에 관한 연구 ( A Study on the Test Pattern Generation Using Testability )
김진문
,
송원국
,
이강현
외 1명
대한전자공학회 학술대회
1990.07
학술대회자료
조합 논리 회로의 기능적 출력 검증을 위한 의사-전체검사 패턴 생성에 관한 연구 ( A Study on the Pseudo-Exhaustive Test Pattern Generation for the Functional Output Verification of Combinational Logic Circuits )
김진문
,
이강현
,
김용득
대한전자공학회 학술대회
1990.01
학술대회자료
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Design for Testability
한국통신학회 워크샵
1986 .01
-
Design for Testability를 위한 검사방식
전자공학회지
1992 .01
-
학습 정보를 이용한 테스트 용이도 척도의 계산
전자공학회논문지-SD
2004 .05
-
Random Pattern Testability of AND/XOR Circuits
Journal of Electrical Engineering and information Science
1998 .02
-
신호선의 상관관계를 고려한 개선된 테스트용이도 분석 알고리즘
한국산학기술학회 논문지
2003 .03
-
Hybrid Design For Testability Combining Scan and Clock Line Control and Method For Test Generation
대한전자공학회 토론회
1995 .01
-
Hybrid Design For Testability Combining Scan and Clock Line Control and Method For Test Generation
대한전자공학회 학술대회
1995 .07
-
Testability를 높이기 위한 Sea-of-Gates 구조에 관한 연구 ( A Study on the Sea-of-Gates Structure to Enhance Testability )
대한전자공학회 학술대회
1992 .01
-
검증 테스팅을 위한 새로운 설계방법 ( A New Design Method for Verification Testability )
전자공학회논문지-A
1992 .04
-
Testability of Supply Current Test in an AGC Circuit
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
논리계통의 회로측정방식 연구 ( Testability measurement for the digital systems )
대한전자공학회 학술대회
1980 .01
-
Testability Enhancement in IDDQ Environment
CAD 및 VLSI 설계연구회지
1995 .01
-
고 Testability를 위한 Domino CMOS회로의 설계 ( On Designing Domino CMOS Circuits for High Testability )
한국통신학회논문지
1994 .03
-
디지탈 시스템의 회로측정 평가방식에 관한 연구 ( A Study on a Testability Evaluation Method for the Digital System )
전자공학회지
1981 .10
-
IDDQ Testability Analysis Using Random Test Vectors
ICVC : International Conference on VLSI and CAD
1997 .01
-
Testability of Pin Open in Small Outline Package ICs by Supply Current Test
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
An Interative PC Based Tool for Testability Measurement
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1994 .01
-
순차회로를 위한 검사성 분석법의 확장 ( An Extension of Testability Analysis for Sequential Circuits )
전자공학회논문지-A
1995 .04
-
Scan Flipflops Grouping Algorithm for Low Power Design-For-Testability
대한전자공학회 ISOCC
2007 .10
-
구조분석 및 테스트 가능도 통합에 의한 부분스캔 설계
대한전자공학회 학술대회
1997 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0