지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers 정보과학회논문지 : 시스템 및 이론 정보과학회논문지 : 시스템 및 이론 제30권 제3·4호
- 발행연도
- 2003.4
- 수록면
- 186 - 193 (8page)
이용수
초록· 키워드
오류제보하기
최근 몇 년 동안 디지털 시스템이 복잡성은 아주 빠르게 증가하고 있다. 비록 반도체 제조업자들이 제품에 대한 신뢰성을 높이려고 노력하고 있지만 어느 때에 시스템이 어딘가에서 결함이 발생할 것이라는 것을 알기는 불가능하다. 이렇듯이 회로가 복잡화함에 따라 테스트 생성(test generation)에 대한 잘 정리되어 있고 자동화된 방법이 필요하게 되었다. 하지만 현재 광범위하게 사용하고 있는 방법중 대부분은 한번에 하나씩의 패턴만을 넣어서 처리하는 방식이다. 이는 각각의 결함에 대해서 탐색하는데 많은 시간을 낭비하게 된다. 본 논문에서는 Exhaustive 방법을 사용하는 테스트 패턴 생성 방법 중에서 분할 기법을 적용하여 테스트 패턴을 생성한다. 또한 이 패턴을 이용하여 병렬로 패턴을 삽입함으로써 더욱 빠르게 결함을 발견할 수 있는 방법을 설계 및 구현한다.
목차
요약
Abstract
1. 서론
2. 관련 연구
3. Exhaustive 테스트 패턴을 이용한 병렬 처리
4. Exhaustive 테스트 패턴을 이용한 병렬 테스트 구현
5. 결론 및 향후 연구 과제
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
관계행열을 이용한 회로의 의사-전체검사 패턴 생성 ( Generation of Pseudo-exhaustive Test Patterns Using D ( N ) for the Circuit Under Test )
전자공학회논문지
1990 .07
-
반도체 집적회로의 고장 가능성에 기초한 테스트 패턴 생성
대한전자공학회 학술대회
1995 .06
-
반도체 집적회로의 고장 가능성에 기초한 테스트 패턴 생성 ( Test Pattern Generation on the basis of Fault Probability in Semiconductor Integrated Circuits )
대한전자공학회 학술대회
1995 .07
-
디스플레이 테스트를 위한 패턴 생성 회로 설계
대한전자공학회 학술대회
2003 .07
-
상위 수준 설계에서의 테스트패턴 생성 ( High Level Test Generation )
대한전자공학회 학술대회
1998 .11
-
상위 수준 설계에서의 테스트패턴 생성
대한전자공학회 학술대회
1998 .11
-
패턴 집단 생성 방식을 사용한 내장형 자체 테스트 기법
전자공학회논문지-SD
2002 .07
-
행렬 기반으로 구현된 자동 테스트 패턴 생성
대한전자공학회 학술대회
1994 .07
-
행렬 기반으로 구현된 자동 테스트 패턴 생성 ( An Implementation on the Automatic Test Pattern Generation With the Based Matrix )
대한전자공학회 학술대회
1994 .07
-
Pseudo-exhaustive Test를 위한 회로 분할에 관한 연구 ( A Study on the Circuit Partitioning for Pseudo-exhaustive Test )
대한전자공학회 학술대회
1995 .01
-
테스트패턴 생성을 위한 신경회로망의 설계 ( Implementation of Neural Network for Test Pattern Generation )
대한전자공학회 학술대회
1991 .11
-
패턴을 이용한 실용적인 실험값 생성에 대한 연구
한국정보과학회 학술발표논문집
2012 .06
-
SoC환경에서의 저전력 테스트를 고려한 테스트 패턴 압축에 대한 효율적인 알고리즘
전자공학회논문지-SD
2004 .09
-
A New Pseudo-Exhaustive Testing Using t-distribution
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
조합 논리 회로의 기능적 출력 검증을 위한 의사-전체검사 패턴 생성에 관한 연구 ( A Study on the Pseudo-Exhaustive Test Pattern Generation for the Functional Output Verification of Combinational Logic Circuits )
대한전자공학회 학술대회
1990 .01
-
디지탈 논리회로에 대한 효율적인 테스트 패턴 생성 알고리듬 ( An Efficient Test Generation Algorithm for Digital Logic Circuits )
전자공학회논문지-A
1991 .02
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017873033