지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 1990.1
- 수록면
- 49 - 52 (4page)
이용수
이 논문의 연구 히스토리 (5)
1990
Net-list를 이용한 조합 논리 회로의 의사-전체검사 패턴생성에 관한 연구
김진문
,
이강현
,
박종백
외 1명
대한전자공학회 학술대회
1990.11
학술대회자료
Net-list를 이용한 조합 논리 회로의 의사-전체검사 패턴생성에 관한 연구 ( A Study on the Pseudo-exhaustive Test Pattern Generation of Combinational Logic Circuits Using the Net-list )
김진문
,
이강현
,
박종백
외 1명
대한전자공학회 학술대회
1990.11
학술대회자료
Testability를 이용한 검사패턴 생성에 관한 연구 ( A Study on the Test Pattern Generation Using Testability )
김진문
,
송원국
,
이강현
외 1명
대한전자공학회 학술대회
1990.07
학술대회자료
조합 논리 회로의 기능적 출력 검증을 위한 의사-전체검사 패턴 생성에 관한 연구 ( A Study on the Pseudo-Exhaustive Test Pattern Generation for the Functional Output Verification of Combinational Logic Circuits )
김진문
,
이강현
,
김용득
대한전자공학회 학술대회
1990.01
학술대회자료
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Net-list를 이용한 조합 논리 회로의 의사-전체검사 패턴생성에 관한 연구 ( A Study on the Pseudo-exhaustive Test Pattern Generation of Combinational Logic Circuits Using the Net-list )
대한전자공학회 학술대회
1990 .11
-
Net-list를 이용한 조합 논리 회로의 의사-전체검사 패턴생성에 관한 연구
대한전자공학회 학술대회
1990 .11
-
관계행열을 이용한 회로의 의사-전체검사 패턴 생성 ( Generation of Pseudo-exhaustive Test Patterns Using D ( N ) for the Circuit Under Test )
전자공학회논문지
1990 .07
-
조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )
한국통신학회 학술대회논문집
1988 .01
-
조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )
특정연구 결과 발표회 논문집
1988 .01
-
다단 레벨 조합논리 회로의 Net-list 를 이용한 Pseudo-exhaustive Test 에 관한 연구 ( A Study on the Pseudo-exhaustive Test using a Net-list of Multi-level Combinational Logic Circuits )
전자공학회논문지-B
1993 .05
-
조합회로에 대한 고장 진단 검사신호 생성 ( Diagnostic Test Pattern Generation for Combinational Circuits )
전자공학회논문지-C
1999 .09
-
신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks )
전자공학회논문지-A
1993 .09
-
신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Automatic Test Generation for combinational Logic Circuits Using Neural Networks )
대한전자공학회 학술대회
1992 .11
-
조합회로에 대한 계층 구조적 테스트 패턴 생성 알고리듬의 비용 모델 ( A Cost Model of Hierarchical Automatic Test Pattern Generation Algorithm for Combinational Logic Circuits )
전자공학회논문지-A
1991 .12
-
Pseudo-exhaustive Test를 위한 회로 분할에 관한 연구 ( A Study on the Circuit Partitioning for Pseudo-exhaustive Test )
대한전자공학회 학술대회
1995 .01
-
다출력조합논리함수의 단위화방법 ( A Method for Simplifying Multiple-Output Combinational Logic Functions )
전자공학회지
1970 .12
-
조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits )
대한전자공학회 학술대회
1995 .01
-
조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )
전자공학회지
1974 .11
-
조합 논리 회로에 대한 개선된 검사 입력 자동 생성
한국정보과학회 학술발표논문집
1990 .04
-
조합논리회로의 기호적 신뢰도 계정 ( Symbolic Reliability Evaluation of Combinational Logic Circuit )
한국통신학회지(정보와통신)
1982 .01
-
조합논리회로의 기호적 신뢰도 계정
한국통신학회논문지
1982 .03
-
조합논리회로의 결함검출시험에 관한 연구 ( A Study on Fault Detection Tests for Combinational Logic Networks )
전자공학회지
1978 .01
-
논리회로 기능검사를 위한 입력신호 산출 ( Test pattern Generation for the Functional Test of Logic Networks )
전자공학회지
1976 .07
-
출력분기가 있는 조합논리회로의 고장검출에 관한 연구 ( A Study on the Fault Detection in Combinational Logic Networks with Fan-out )
전자공학회지
1974 .08
이 논문의 저자 정보
최근 본 자료
댓글(0)
0