메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 동작속도가 빠르고 안정된 동작을 하며 대규모 배열논리 회로 설계에 적합한 다이나믹 CMOS PLA를 제안한다. 제안한 다이나믹 CMOS PLA에서는 AND 평면과 OR 평면의 클럭간에 시간지연을 주므로써 시차문제를 해결한다. 시간지연을 주기 위하여 AND 평면에서 가장 긴 지연을 갖는 적항선과 동일한 구조의 소자를 사용하므로써, 지연소자의 설계및 실현이 간단하고, 정확한 지연시간으로 회로동작이 안정된다. 제안한 다이나믹 CMOS PLA는 입력선과 출력선이 증가하여도 그에 따른 스위칭 지연이 크게 영향을 받지 않는다.
제안된 다이나믹 CMOS PLA는 SPICE에 의한 회로 시뮬레이션을 통하여 회로가 안정된 동작을 하며 빠른 회로동작이 가능함을 확인한다.

목차

요약

Ⅰ. 서론

Ⅱ. 다이나믹 CMOS PLA의 동작 특성

Ⅲ. NOR - NOR 다이나믹 CMOS PLA

Ⅳ. 회로 시뮬레이션 및 성능 평가

Ⅴ. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017917663