논리 게이트 모델링을 이용한 다이나믹 CMOS 회로의 테스트 생성 알고리듬

고영만 ,  박경훈 ,  정종구 외 4명

대한전자공학회 학술대회

1991 .06

논리 게이트 모델링을 이용한 다이나믹 Cmos 회로의 테스트 생성 알고리듬 ( A Test Generation Algorithm For Dynamic Cmos Logic Circuits Using Logic Gate Modeling )

고영만 ,  박경훈 ,  정종구 외 4명

대한전자공학회 학술대회

1991 .07

CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )

조상복 ,  임인칠

전자공학회지

1984 .11

CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits )

정준모 ,  장원학 ,  임인칠

대한전자공학회 학술대회

1988 .11

경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성 ( Mixed-level Test Generation for CMOS Circuits using Path Algebra )

권중석 ,  이인학 ,  손윤식 외 7명

대한전자공학회 학술대회

1993 .11

경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성

권중석 ,  이인학 ,  손윤식 외 7명

대한전자공학회 학술대회

1993 .11

연결 그래프를 이용한 CMOS 논리회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Logic Circuits Using Connection Graph )

조상복 ,  신용철 ,  임인칠

대한전자공학회 학술대회

1984 .01

CMOS회로의 고장 검출을 위한 테스트 생성 알고리즘

김윤홍 ,  이재민 ,  한석붕 외 2명

대한전자공학회 학술대회

1986 .12

CMOS 회로의 고장 검출을 위한 테스트 생성 알고리즘 ( A New Test Generation Algorithm for Detection of Faults in CMOS Circuits )

김윤홍 ,  이재민 ,  한석붕 외 2명

대한전자공학회 학술대회

1986 .01

CMOS 테스트를 위한 Built-In Self-Test 회로 설계 ( A Built-In Self-Test Method for CMOS Circuits )

김윤홍 ,  임인칠

전자공학회논문지-B

1992 .09

Time-skews를 고려한 CMOS회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Circuits Considering Time-skews )

이철원 ,  한석붕 ,  김윤홍 외 3명

대한전자공학회 학술대회

1987 .07

Time-skews를 고려한 CMOS 회로의 테스트 생성 알고리즘

이철원 ,  한석붕 ,  김윤홍 외 3명

대한전기학회 학술대회 논문집

1987 .07

테스트가 용이한 CMOS-1 Level Array Logic 의 설계 방식과 테스트 생성 ( easily Testable Design and Test Generation for the CMOS-1 Level Array Logic )

이중호 ,  허영도 ,  조상복

대한전자공학회 학술대회

1989 .01

Domino CMOS 논리회로의 테스트 생성에 관한 연구 ( A Study on Test Generation for Domino CMOS Logic Circuits )

이재민 ,  이준모 ,  정준모

전자공학회논문지

1990 .07

다이나믹 Cmos Pla의 Built-In 테스트 방식 ( A Built-In Testing Method for Dynamic Cmos Pla’s )

정종구 ,  김유인 ,  박상욱 외 5명

대한전자공학회 학술대회

1991 .07

다이나믹 CMOS PLA의 Built-In 테스트 방식

정종구 ,  김유인 ,  박상욱 외 5명

대한전자공학회 학술대회

1991 .06

CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )

장영조 ,  이철동

특정연구 결과 발표회 논문집

1989 .01

CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )

장영조 ,  이철동

한국통신학회 학술대회논문집

1989 .01

신경 회로망을 이용한 CMOS 회로의 stuck-open 고장 테스트 생성

백준 ,  이종한 ,  이재민

대한전자공학회 학술대회

1994 .11

저전력 CMOS 기준전류 발생회로

김유환 ,  권덕기 ,  이종렬 외 1명

대한전자공학회 학술대회

2001 .06