지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
ABSTRACT
Ⅰ. 서론
Ⅱ. 다이나믹 CMOS 회로의 고장모델
Ⅲ. 다이나믹 MODL 회로의 고장모델
Ⅳ. 다단 Domino CMOS회로의 테스트
Ⅴ. RISC ALU MODL가산기의 룩어헤드 캐리 생성기회로 테스트
Ⅵ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
논리 게이트 모델링을 이용한 다이나믹 Cmos 회로의 테스트 생성 알고리듬 ( A Test Generation Algorithm For Dynamic Cmos Logic Circuits Using Logic Gate Modeling )
대한전자공학회 학술대회
1991 .07
경로대수를 이용한 다이나믹 CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for Dynamic CMOS Logic Circuits Using Path Algebras )
대한전자공학회 학술대회
1990 .07
연결 그래프를 이용한 CMOS 논리회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Logic Circuits Using Connection Graph )
대한전자공학회 학술대회
1984 .01
CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )
전자공학회지
1984 .11
CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits )
대한전자공학회 학술대회
1988 .11
누설전력소비만을 갖는 CMOS 전달게이트 회로
대한전자공학회 학술대회
2008 .06
CMOS 회로의 고장 검출을 위한 테스트 생성 알고리즘 ( A New Test Generation Algorithm for Detection of Faults in CMOS Circuits )
대한전자공학회 학술대회
1986 .01
CMOS회로의 고장 검출을 위한 테스트 생성 알고리즘
대한전자공학회 학술대회
1986 .12
디지탈 논리회로에 대한 효율적인 테스트 패턴 생성 알고리듬 ( An Efficient Test Generation Algorithm for Digital Logic Circuits )
전자공학회논문지-A
1991 .02
테스트가 용이한 CMOS-1 Level Array Logic 의 설계 방식과 테스트 생성 ( easily Testable Design and Test Generation for the CMOS-1 Level Array Logic )
대한전자공학회 학술대회
1989 .01
Domino CMOS 논리회로의 테스트 생성에 관한 연구 ( A Study on Test Generation for Domino CMOS Logic Circuits )
전자공학회논문지
1990 .07
DYNAMIC CMOS ARRAY LOGIC의 설계 ( Design of DYNAMIC CMOS ARRAY LOGIC )
전자공학회논문지
1989 .10
CMOS 테스트를 위한 Built-In Self-Test 회로 설계 ( A Built-In Self-Test Method for CMOS Circuits )
전자공학회논문지-B
1992 .09
배선 회로 해석을 위한 CMOS 게이트의 구동 특성 모델 ( CMOS Gate Driver Model For Interconnect Circuit Analysis )
대한전자공학회 학술대회
1997 .11
배선 회로 해석을 위한 CMOS 게이트의 구동 특성 모델
대한전자공학회 학술대회
1997 .11
Multi-Valued Logic Based on CMOS Technology
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
CMOS VLSI 회로에서 논리추출을 위한 효율적인 알고리즘 ( An Efficient Logic Extraction Algorithm for CMOS VLSI Circuits )
대한전자공학회 학술대회
1988 .01
CMOS 게이트에 의해서 구동 되는 배선 회로 압축 기술 ( A Compression Technique for Interconnect Circuits Driven by a CMOS Gate )
전자공학회논문지-SD
2000 .01
누설전력소비만을 갖는 CMOS 전달게이트 회로
대한전자공학회 학술대회
2008 .06
경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성
대한전자공학회 학술대회
1993 .11
0