메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
경계면-스캔구조는 대상회로의 논리결함을 야기시키는 고착 결함(stuck-at-fault)에 주로 사용되고있으며, 최근 들어 회로의 동작 타이밍과 관련된 지연 결함 시험에의 응용에 관해 관심이 고조되고 있다. 본 논문에서는 기존에 개발된 경계면-스캔구조에서의 지연시험방법의 고찰을 통해 기존 시험구조가 가지는 문제점과 지연시험절차의 비효율성을 개선하는 새로운 구조의 지연시험구조와 이를 이용한 지연시험절차를 개발하였다. 제안된 지연시험방법은 기존의 지연시험방법과 동일한 크기인 0.5Ttck의 지연 결함을 검출 할 수 있으며, 기본에 비해 제한적인, 적은 하드웨어 추가부담을 필요로 한다. 그럼으로써, 기존 지연시험구조의 문제점인 출력신호선 수에 비례하는 하드웨어 추가부담문제를 해결하였으며 또한 기존의 시험절차가 가지는 문제점이 2개의 명령어의 교차 수행문제를 해결하였다.

목차

요약

1. 서론

2. 경계면 - 스캔구조에서의 지연시험

3. 지연시험 구조와 절차의 개발

4. 기존시험과의 비교평가

5. 결론

참고 문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017977116