An Efficient Delay Test Method Using Boundary-Scan Architecture

Yong Min Hu ,  Keun Jang Ryoo ,  Jac Heung Shin 외 5명

ICVC : International Conference on VLSI and CAD

1993 .01

Boundary 스캔 구조를 이용한 효율적인 테스트 패턴 인가 방식 ( An Efficient Test Pattern Application Method Using Boundary-Scan Architecture )

류근장 ,  이인학 ,  손윤식 외 6명

대한전자공학회 학술대회

1993 .01

경계면 - 스캔구조에서의 지연시험에 대한 연구

이창희 ,  윤태진 ,  김상진 외 1명

한국정보과학회 학술발표논문집

1997 .04

경계 주사 아키텍처를 이용한 지연 고장 테스트 기법 ( Delay Fault Testing Techniques Using Boundary - Scan Architecture )

허용민 ,  임인칠

전자공학회논문지-A

1994 .11

경계스캔 구조를 사용한 시스템의 온라인 버스 모니터링

宋東燮 ,  裵相民 ,  姜成昊 외 1명

전기학회논문지 D

2000 .12

기판 검사를 위한 다중 스캔 경로 제어기의 설계 및 구현

손우정 ,  윤태진 ,  이창희 외 1명

정보과학회논문지(C)

1996 .12

지연고장 점검을 위한 IEEE 1149.1 바운다리 스캔 설계

김태형 ,  박성주

대한전자공학회 학술대회

1998 .06

지연고장 점검을 위한 IEEE 1149.1 바운다리 스캔 설계 ( A New IEEE 1149.1 Boundary Scan Design for the Detection of Delay Faults )

김태형 ,  박성주

대한전자공학회 학술대회

1998 .07

경계검사가 필요 없는 효율적인 연결요소 라벨링 구현방법

김교일

한국정보기술학회논문지

2013 .05

순차 회로의 지연 고장 검출을 위한 새로운 스캔 설계

許璄會 ,  康容碩 ,  姜成昊

전기학회논문지 A

1999 .09

저전력을 고려한 스캔 체인 구조 변경

金吝洙 ,  閔炯福

전기학회논문지 D

2005 .07

조합회로와 순서회로를 위한 경계면 스캔 구조에서의 지연시험 ( Delay test for combinational and sequential circuit on IEEE 1149.1 )

이창희 ,  윤태진 ,  안광선

전자공학회논문지-C

1998 .02

테스트 시간과 테스트 전력 감소를 위한 선택적 세그먼트 바이패스 스캔 구조

양명훈 ,  김용준 ,  박재석 외 1명

전자공학회논문지-SD

2009 .05

경계면스캔에서의 선택가능한 관측점 시험구조의 개발

이창희 ,  장영식

한국컴퓨터정보학회논문지

2008 .07

구조분석과 테스트 가능도의 통합에 의한 부분스캔 설계

박종욱 ,  신상훈 ,  박성주

정보과학회논문지(A)

1999 .09

BIST 환경에서의 천이 억제 스캔 셀 구조

김인철 ,  송동섭 ,  김유빈 외 2명

전자공학회논문지-SD

2006 .06

지연고장 검출을 위한 LOS/LOC 스캔 테스트 기술

허용민 ,  최영철

한국인터넷방송통신학회 논문지

2014 .01

표준 스캔 설계 환경을 위한 경로 지연 고장 검사입력 생성기 ( A Path-Delay Fault Test Generator for Standard Scan Design Environments )

강용석 ,  강성호

전자공학회논문지-A

1996 .09

원형스캔 레이더 식별을 위한 스캔변수 추정기법

류영진 ,  하현주 ,  김환우

전자공학회논문지-SP

2006 .11